《华东理工大学数字电路与逻辑设计期末考试复习题.pdf》由会员分享，可在线阅读，更多相关《华东理工大学数字电路与逻辑设计期末考试复习题.pdf（2页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
第 3 场 数字电路与逻辑设计 一、单选题 1 、常用的 D BCD 码有 1 8421 码、1 2421 码、余 3 3 码等,其中(B)既是有权码又是自补码。A、8421 码 B、2421 码 C、余 3 码 D、A、B、C 都不是 2 、仅当全部输入均为 1 1 时,输出才为 1,否则输出为 0,这种逻辑关系称为(A)逻辑。A、与 B、或 C、非 D、异或 3 、4、当 C A,B,C 取值为 1 101 时,下列三变量函数的最小项中,仅有(C)=1。A、m 1 B、m 3 C、m 5 D、m 7 10、触发器符号图中 P CP 端无“”、有“”表示触发器采用(D)触发。A、上升沿 B、下降沿 C、高电位 D、低电位 二、判断题 1、当 C A,B,C 取值为 1 101 时,三变量函数的最小项 m 5 5=1。()2、用 2 2 片 3 3 线-8 8 线译码器芯片可扩展实现一个 4 4 线 6 16 线译码器。()13、计数器不属于时序逻辑电路的范畴。()4、5、若同意为 1,不同意为 0;表决不一致为 1,表决一致为 0 0。则下列二输入端与门电路能实 现“两人表决不一致”的判断功能。()6、设触发器的初态为,将 将 D D 触发器的 输出端连接到 D D 输入端,则当 P CP 脉冲到来时,触发器的状态 为。()