《2022年ADC采样控制电路设计 .pdf》由会员分享，可在线阅读，更多相关《2022年ADC采样控制电路设计 .pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、学生实验报告系别电子信息学院课程名称EDA 综合实验班级14无线技术实验名称ADC采样控制电路设计姓名实验时间2016年 11 月 14 日学号指导教师王红航成绩批改时间2016年月日报 告 内 容一、实验目的和任务1.学习用状态机对A/D 转换器 ADC0809 的采样控制电路的实现。二、实验原理介绍ADC0809 是 CMOS 的 8位 A/D 转换器，片内有 8 路模拟开关，可控制8 个模拟量中的一个进入转换器中。 ADC0809 的分辨率为 8 位，转换时间约 100us，含锁存控制的 8 路多路开关，输出有三态缓冲器控制，单5V电源供电名师归纳总结 精品学习资料 - - - - -
2、- - - - - - - - - -精心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 1 页，共 4 页 - - - - - - - - - 主要控制信号说明：如图8-5 所示， START 是转换启动信号，高电平有效；ALE是 3 位通道选择地址（ ADDC 、ADDB 、ADDA ）信号的锁存信号。当模拟量送至某一输入端（如 IN1 或 IN2 等） ，由 3 位地址信号选择，而地址信号由ALE 锁存；EOC是转换情况状态信号（类似于 AD574 的 STATUS） ，当启动转换约 100us后，EOC 产生一个负脉冲，以示转换结束； 在 EOC
3、 的上升沿后， 若使输出使能信号OE 为高电平，则控制打开三态缓冲器，把转换好的8 位数据结果输至数据总线。至此ADC0809 的一次转换结束了。三、设计代码（或原理图） 、仿真波形及分析module ADC0809(D,CLK,EOC,RST,ALE,START,OE,ADDA,Q,LOCK_T); input7:0 D; /来自 0809 转换好的8位数据input CLK,RST; /时钟和复位信号input EOC; output ALE; output START,OE; output ADDA,LOCK_T; output 7:0 Q; reg ALE,START,OE; reg7
4、:0REGL; /数据锁存输出parameter s0=0,s1=1,s2=2,s3=3,s4=4; /定义各状态子类型reg4:0 cs,next_state; reg LOCK; always (posedge CLK or posedge RST) /时序过程begin if(RST) cs=s0; else cs=next_state; end 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -精心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 2 页，共 4 页 - - - - - - - - - alway
5、s (posedge LOCK) /寄存器过程if(LOCK) REGL=D; assign ADDA=0; assign ADDB=0; assign Q=REGL; assign LOCK_T=LOCK; always (cs or EOC) begin /组合过程case(cs) s0:next_state=s1; s1:next_state=s2; s2:if(EOC=1b1) next_state=s3; else next_state=s2; s3:next_state=s4; s4:next_state=s0; default : next_state=s0; endcase e
6、nd always(cs) begin case(cs) s0:begin ALE=0;START=0;OE=0;LOCK=0;end /初始化 s1:begin ALE=1;START=1;OE=0;LOCK=0;end s2:begin ALE=0;START=0;OE=0;LOCK=0;end s3:begin ALE=0;START=0;OE=1;LOCK=0;end s4:begin ALE=0;START=0;OE=1;LOCK=1;end default :begin ALE=0;START=0;OE=0;LOCK=0;end endcase end endmodule 名师归纳
7、总结 精品学习资料 - - - - - - - - - - - - - - -精心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 3 页，共 4 页 - - - - - - - - - 从硬件仿真中，可以得到几组数据输出数字量模拟电压量0F 0.32 1F 0.65 2F 0.94 3F 1.20 当输出数字量不同时，它的电压量也就不同。其实就是数模转换过程。四、实验结论与心得通过本次实验，进一步掌握了状态机的verilog设计方法和设计仿真工具的使用，学习层次化设计方法。熟悉了状态机的设计思路和方法，通过对仿真波形的分析，对ADC0809控制 A/D 转换有了更深的理解。实验中通过A/D 转换将模拟信号转换为数字信号。通过引脚的锁定，我们最终能够在实验箱上看到仿真的结果。一分耕耘一分收获，只有自己动手做了才能够明白其中的意义。名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -精心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 4 页，共 4 页 - - - - - - - - -