《2022年2022年集成DDS芯片AD .pdf》由会员分享，可在线阅读，更多相关《2022年2022年集成DDS芯片AD .pdf（3页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、集成 DDS 芯片本设计中集成 DDS 芯片采用 AD9851 。 AD9851是 AD公司最新推出的采用先进CMOS 技术生产的具有高集成度的直接数字合成器，内置 32 位频率累加器、10bit高速 DAC 、高速比较器和可软件选通的时钟6 倍频电路。外接参考频率源时，AD9851可以产生频谱纯净、频率和相位都可控且稳定度非常高的正弦波，可以直接作为本设计的正弦信号发生器。AD9851的内部结构如图15所示。图 15 AD9851 内部结构框图AD9851 内部的控制字寄存器首先寄存来自外部的频率、相位控制字，相位累加器接收来自控制字寄存器的数据后决定最终输出信号频率和相位的范围和精度，经过
2、内部 D/ A 转换器后，所得到的就是最终的数字合成信号。图 16 AD9851 的引脚排列图AD9851 的高速 DDS 内核接收外部总线送来的共40 位的控制字，前面的8位分别为 5 位的相位控制字、一位用于电源休眠控制、2 位用于选择工作方式，名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 3 页 - - - - - - - - - ( 无论是并行还是串行，最好都写成00，并行时的 10、01 和串行时的 10、01、11都是工厂测试用的保留控制字，不慎使用可能导致
3、难以预料的后果。)剩余 32位是频率控制字， 在 180 MHz 系统时钟的情况下频率分辨率是0. 04 Hz，相位最小步进是 11. 25 。AD9851 的可编程功能主要是通过对内部的5 个输入数据寄存器写入 40 位的控制字来实现的。控制字的写入有并行和串行两种方式，并行方式通过数据总线 D0D7 来完成，串行方式把D7 上的数据按位串行移入到输入寄存器。两种方式都由 W_CLK 引脚接入的控制字写时钟来触发写入的。控制字写完后，在 FQ_UD 信号的上升沿作用下，控制字被写入频率/相位数据寄存器，更新 DDS 的输出频率和相位。并行输入方式如图17 所示， 复位信号 RESET 有效会
4、使输入数据地址指针指向第一个输入寄存器， W_CL K 上升沿写入第一组8 位数据，并将指针指向下一个输入寄存器，连续5 个 W_CL K 上升沿后完成全部40 位控制数据的输入，此后 W_CL K 信号的边沿无效。 FQ_UD 上升沿到来时 40 位数据从输入寄存器被写入频率 /相位控制寄存器，更新输出频率和相位，同时把地址指针复位到第一个输入寄存器，等待着下一组新数据的写入。图 17并行方式工作时序图串行方式如图 18 所示， D7 上的数据由 W_CL K 上升沿触发，按位串行移入到输入寄存器， 40位输入结束后，任何W_CL K 上升沿到来都会造成数据顺序移出并导致原来数据无效，此时F
5、Q_UD 的上升沿就可以更新芯片的输出频率和相位。 AD9851 与控制芯片的接口可以采用并行和串行方式，但通常为了充分发挥 AD9851 的高速性能，应在控制芯片资源允许的情况下尽可能选择并行方式。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 3 页 - - - - - - - - - 图 18串行工作方式时序图隔直电路实验过程中发现AD9851 输出的波形中有直流分量，必须去除后才能作为测试信号源使用。简单的隔直电路只需在输出信号后接一个电容即可，但在实际的电路中这样做效果并不好，因为会涉及到输入输出的阻抗匹配问题，而这又是个很难调节的部分，故本系统是采用高通滤波的办法来实现隔直效果的。电路如下图所示：由于扫频范围较大， 故选用带宽较高的LF356 作为有源高通滤波的运放，截止频率为 100HZ。用 EWB 仿真得到其幅频曲线如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 3 页 - - - - - - - - -