《2022年2022年集成电路芯片封装技术简介 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年集成电路芯片封装技术简介 .pdf（3页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、集成电路芯片封装技术简介自从美国 Intel公司 1971年设计制造出4 位微处a 理器芯片以来，在20 多年时间内， CPU 从 Intel4004、80286、80386 、80486发展到 Pentium和 Pentium，数位从4 位、 8 位、 16 位、 32 位发展到64 位; 主频从几兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶体管数由2000个跃升到500万个以上 ;半导体制造技术的规模由SSI 、MSI 、LSI 、VLSI 达到ULSI 。封装的输入 /输出（I/O ）引脚从几十根，逐渐增加到几百根，下世纪初可能达2 千根。这一切真是一个翻天覆地的变化。对
2、于 CPU ， 读者已经很熟悉了，286 、386 、486 、Pentium、 Pentium 、Celeron 、K6 、K6- 2 相信您可以如数家珍似地列出一长串。但谈到CPU 和其他大规模集成电路的封装， 知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、 固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁 - 芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU 和其他 LSI 集成电路都起着重要的作用。新一代CPU 的出现常常伴随着新的封装形式的使用。芯片的封装技术
3、已经历了好几代的变迁，从DIP 、 QFP、PGA、 BGA 到 CSP 再到 MCM ，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1 ，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。下面将对具体的封装形式作详细说明。一、 DIP 封装70 年代流行的是双列直插封装，简称DIP(Dual In-line Package)。DIP 封装结构具有以下特点 : 1. 适合 PCB 的穿孔安装 ; 2. 比 TO 型封装 ( 图 1) 易于对 PCB 布线 ; 3. 操作方便。DIP 封装结构形式有:多层陶瓷双列直插式DIP
4、，单层陶瓷双列直插式DIP ，引线框架式DIP( 含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)，如图 2 所示。衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1 越好。以采用40 根 I/O 引脚塑料包封双列直插式封装(PDIP) 的 CPU 为例，其芯片面积/ 封装面积 =3 3/15.24 50=1： 86, 离 1 相差很远。 不难看出， 这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。Intel公司这期间的CPU 如 8086 、80286都采用 PDIP 封装。二、芯片载体封装80年代出现了芯片载体封装，其中有陶瓷无引线芯片
5、载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)，封装结构形式如图3、图 4 和图 5 所示。以 0.5mm焊区中心距，208 根 I/O 引脚的 QFP 封装的 CPU 为例，外形尺寸 28 28mm，芯片尺寸10 10mm，则芯片面积/ 封装面积 =10 10/28 28=1：7.8 ，由此可见QFP比 DIP 的封装尺寸大大减小。Q
6、FP 的特点是 : 1. 适合用 SMT 表面安装技术在PCB 上安装布线 ; 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 3 页 - - - - - - - - - 2. 封装外形尺寸小，寄生参数减小，适合高频应用; 3. 操作方便 ; 4. 可靠性高。在这期间， Intel公司的 CPU，如 Intel 80386就采用塑料四边引出扁平封装PQFP 。三、 BGA 封装90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI 、VLSI 、ULSI相继出
7、现， 硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O 引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种- 球栅阵列封装，简称BGA(Ball Grid Array Package)。如图 6 所示。BGA 一出现便成为CPU 、南北桥等VLSI 芯片的高密度、高性能、多功能及高I/O 引脚封装的最佳选择。其特点有: 1.I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率; 2. 虽然它的功耗增加，但BGA 能用可控塌陷芯片法焊接，简称C4 焊接，从而可以改善它的电热性能 : 3. 厚度比 QFP 减少 1/2以上，重量减轻3/
8、4以上 ; 4. 寄生参数减小，信号传输延迟小，使用频率大大提高; 5. 组装可用共面焊接，可靠性高; 6.BGA封装仍与QFP、PGA 一样，占用基板面积过大; Intel公司对这种集成度很高(单芯片里达300 万只以上晶体管) ， 功耗很大的CPU 芯片，如 Pentium、 Pentium Pro 、Pentium 采用陶瓷针栅阵列封装CPGA 和陶瓷球栅阵列封装 CBGA ，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。四、面向未来的新的封装技术BGA 封装比 QFP 先进，更比PGA 好，但它的芯片面积/ 封装面积的比值仍很低。Tessera公司在 BGA 基础上做了改进
9、，研制出另一种称为 BGA的封装技术，按0.5mm焊区中心距，芯片面积/封装面积的比为1:4 ，比 BGA 前进了一大步。1994年 9 月日本三菱电气研究出一种芯片面积/封装面积 =1:1.1的封装结构，其封装外形尺寸只比裸芯片大一点点。也就是说，单个IC 芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或 Chip Scale Package)。CSP 封装具有以下特点: 1. 满足了 LSI 芯片引出脚不断增加的需要; 2. 解决了 IC 裸芯片不能进行交流参数测试和老化筛选的问题; 3. 封装面积缩小到BGA
10、的 1/4至 1/10 ，延迟时间缩小到极短。曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠的 CSP 芯片 (用 LSI 或 IC) 和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术 (SMT) 组装成为多种多样电子组件、子系统或系统。 由这种想法产生出多芯片组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。MCM 的特点有 : 1. 封装延迟时间缩小，易于实现组件高速化; 2. 缩小整机 / 组件封装尺寸和重量，一般体积减小1/4 ，重量减轻1/3; 3. 可靠性大大提高。随着LSI设
11、计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，人们产生了将多个LSI 芯片组装在一个精密多层布线的外壳内形成MCM 产品的想法。进一名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 3 页 - - - - - - - - - 步又产生另一种想法:把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(wafer level) 封装的变革，由此引出系统级芯片SOC(System On Chip) 和电脑级芯片PCOC(PC On Chip)。随着 CPU 和其他 ULSI 电路的进步，集成电路的封装形式也将有相应的发展，而封装形式的进步又将反过来促成芯片技术向前发展。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 3 页 - - - - - - - - -