《2022年2022年计算机组成原理概念 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机组成原理概念 .pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1总线：连接多个部件的信息传输线，是各个部件共享的传输介质。在某一时刻，只允许有一个部件向总线发送信息， 而多个部件可以同时从总线上接收相同的消息。分为片内总线，系统总线和通信总线。时钟周期 ：也称为振荡周期，定义为时钟频率的倒数。时钟周期是计算机中最基本的、最小的时间单位。在一个时钟周期内，CPU仅完成一个最基本的动作。机器周期 ：完成一个基本操作所需要的时间称为机器周期。一般情况下，一个机器周期由若干个 S周期（状态周期）组成存储容量 ：存储容量是指存储器可以容纳的二进制信息量，用存储器中存储地址寄存器MAR的编址数与存储字位数的乘积表示。即：存储容量 = 存储单元个数 * 存储字长立即寻
2、址 ：立即寻址的特点是操作数本身设在指令字内，即形式地址 A不是操作数的地址，而是操作数本身， 又称之为立即数。 数据是采用补码的形式存放的把“#”号放在立即数前面，以表示该寻址方式为立即寻址。直接寻址 ：在指令格式的地址字段中直接指出操作数在内存的地址ID。在指令执行阶段对主存只访问一次。计算机系统 ：由计算机硬件系统和软件系统组成的综合体。计算机硬件 ：指计算机中的电子线路和物理装置。计算机软件 ：计算机运行所需的程序及相关资料。主机：是计算机硬件的主体部分，由CPU 和主存储器 MM 合成为主机。CPU ：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；PC ： 程序计数器 ,
3、 其功能是存放当前欲执行指令的地址， 并可自动计数形成下一条指令地址。IR：指令寄存器，其功能是存放当前正在执行的指令。CU ：控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。ALU ：算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算。ACC ：累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。MAR ：存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。MDR 存储器数据缓冲寄存器 , 在主存中用来存放从某单元读出, 或要写入某存储单元的数据。I/O 输入/ 输出设备 , 为输入设备和输出设备的总称, 用于计算机内部和外界信息的转换与
4、传主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。存储单元 ：可存放一个机器字并具有特定存储地址的存储单位。存储元件 ：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。存储字 ：一个存储单元所存二进制代码的逻辑单位。存储字长 ：一个存储单元所存二进制代码的位数。机器字长 ：指 CPU一次能处理的二进制数据的位数，通常与CPU 的寄存器位数有关。指令字长 ：一条指令的二进制代码位数。微指令：取指周期： PC-MAR,1-R,M(MAR)-MDR,MDR-IR,OP(IR)-CU
5、,(PC)+1-PC 间指周期： Ad(IR)-MAR,1-R,M(MAR)-MDR 执行周期： MDR-MAR,Ad(IR)-MAR, 取数指令“ LDA M ” ：1-R,M(MAR)-MDR,MDR-ACC存数指令“ STA M” ：1-W,ACC-MDR,MDR-M(MAR)加法指令“ ADD M ” ：1-R, M(MAR)-MDR, (ACC)+(MDR)-ACC 1 什么是总线 ?总线传输有何特点 ?为了减轻总线的负载 ,总线上的部件都应具备什么特点？解：总线是多个部件共享的传输部件；总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用；为了减轻总线负载，总线上的部件
6、应通过三态驱动缓冲电路与总线连通。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 4 页 - - - - - - - - - 22. 总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的，还是双向的，它们与机器字长、存储字长、存储单元有何关系？答：按照连接部件的不同，总线可以分为片内总线、系统总线和通信总线。系统总线是连接CPU、主存、 I/O 各部件之间的信息传输线。系统总线按照传输信息不同又分为地址线、数据线和控制线。地址线是单向的，其根数越多，
7、寻址空间越大，即CPU能访问的存储单元的个数越多；数据线是双向的，其根数与存储字长相同，是机器字长的整数倍。试比较同步通信和异步通信。解：同步通信由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合；异步通信不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。为什么说半同步通信同时保留了同步通信和异步通信的特点？解：半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。2. 计算机
8、中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。答：计算机中寄存器、 Cache、主存、硬盘可以用于存储信息。按速度由高至低排序为：寄存器、Cache 、主存、硬盘；按容量由小至大排序为：寄存器、Cache 、主存、硬盘；按价格 /位由高至低排序为：寄存器、Cache 、主存、硬盘。存储器的层次结构主要体现在什么地方/为什么要分这些层次 /计算机如何管理这些层次答：存储器的层次结构主要体现在Cache主存和主存辅存这两个存储层次上。Cache 主存层次在存储系统中主要对CPU 访存起加速作用，即从整体运行的效果分析，CPU 访存速度加快，接近于Cache的速度，而寻址空间和位价却接
9、近于主存。主存辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与 Cache之间的信息调度功能全部由硬件自动完成。而主存辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明
10、的。4. 能不能说机器的主频越快，机器的速度就越快，为什么？不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与数据通路结构、 时序分配方案、 ALU 运算能力、指令功能强弱等多种因素有关，要看综合效果。什么叫刷新？为什么要刷新？说明刷新有几种方法。解：刷新对DRAM 定期进行的全部重写过程；刷新原因因电容泄漏而引起的DRAM 所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种集中式、分散式、异步式。集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新； 分散式：在每个读 /写周期之后插入一个刷新周期， 无 CPU访存死时间；异步式：是集中式和分散
11、式的折衷。7.2 什么叫寻址方式？为什么要学习寻址方式？寻址方式：指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。学习寻址方式，是为了找到指令中参与操作的数据，然后根据指令，得出结果。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 4 页 - - - - - - - - - 3半导体存储器芯片的译码驱动方式有几种？解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。线选法：地址译码信号只选中同一个字的
12、所有位，结构简单，费器材；重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。1. I/O 有哪些编址方式？各有何特点？解：常用的 I/O 编址方式有两种： I/O 与内存统一编址和I/O 独立编址。 特点:I/O 与内存统一编址方式 的 I/O 地址采用与主存单元地址完全一样的格式，I/O 设备和主存占用同一个地址空间， CPU 可像访问主存一样访问I/O 设备，不需要安排专门的I/O 指令。I/O 独立编址方式 时机器为 I/O 设备专门安排一套完全不同于主存地址格式的地址编码，
13、此时 I/O 地址与主存地址是两个独立的空间，CPU 需要通过专门的 I/O 指令来访问 I/O 地址空间。什么是 I/O 接口?它与端口有何区别？为什么要设置I/O 接口？ I/O 接口如何分类？解：I/O 接口一般指 CPU 和 I/O 设备间的连接部件； I/O 端口一般指 I/O 接口中的各种寄存器。为了便于程序对这些寄存器进行访问，通常给每个寄存器分配一个地址编号，这种编号被称为 I/O 端口地址，相应的寄存器也叫作I/O 端口。 I/O 接口和 I/O 端口是两个不同的概念。一个接口中往往包含若干个端口，因此接口地址往往包含有若干个端口地址。由于 I/O 设备的物理结构和工作速率一
14、般与主机差异很大，无法直接相连，因此通常通过I/O 接口进行连接。 I/O 接口分类方法很多，主要有：按数据传送方式分，有并行接口和串行接口两种； 按数据传送的控制方式分， 有程序控制接口、 程序中断接口、 DMA 接口三种。10、常用的I/O 方式控制方式：程序查询、中断、DMA 的基本概念。程序查询 :由 CPU 通过程序不断查询I/O 设备是否已做好准备， 从而控制 I/O 设备与主机交换信息。 程序中断方式： CPU 在启动 I/O 设备后，不查询设备是否已经准备就绪，继续执行自身程序，只是当I/O 设备准备就绪并向CPU 发出中断请求后才予以响应，这将大大提高 CPU的工作效率。 D
15、MA 方式：主存与 I/O 设备之间有一条数据通路，主存与I/O设备交换信息时，无须调用中断服务程序。说明中断向量地址和入口地址的区别和联系。中断向量地址和入口地址的区别：向量地址是硬件电路（向量编码器）产生的中断源的内存中断向量表表项地址编号，中断入口地址是中断服务程序首址。中断向量地址和入口地址的联系：中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址） ，通过它访存可获得中断服务程序入口地址。(两种方法：在向量地址所指单元内放一条JMP 指令；主存中设向量地址表。参考8.4.3）7.1 什么叫机器指令？什么叫指令系统？为什么说指令系统与机器指令的主要功能以及与硬件结构之间存在
16、着密切的关系？机器指令：是 CPU 能直接识别并执行的指令，它的表现形式是二进制编码。机器指令通常由操作码和操作数两部分组成。指令系统：计算机所能执行的全部指令的集合，它描述了计算机内全部的控制信息和“逻辑判断”能力。指令系统是计算机硬件和软件的接口部分，是全部机器指令的集合。7.3 什么是指令字长、机器字长和存储字长？指令字长：是指机器指令中二进制代码的总位数。指令字长取决于从操作码的长度、操作数地址的长度和操作数地址的个数。不同的指令的字长是不同的。机器字长： 是指计算机进行一次整数运算所能处理的二进制数据的位数。机器字长也就是运算器进行定点数运算的字长，通常也是CPU 内部数据通路的宽度
17、。即字长越长，数的表示范围也越大，精度也越高。机器的字长也会影响机器的运算速度。存储字长：一个存储单元存储一串二进制代码（存储字），这串二进制代码的位数称为存储字长，存储字长可以是8 位、16 位、32 位等。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 4 页 - - - - - - - - - 43. 什么是指令周期、机器周期和时钟周期？三者有何关系？CPU 每取出并执行一条指令所需的全部时间叫指令周期 ；机器周期 是在同步控制的机器中，执行指令周期中一步相对完整的
18、操作（指令步）所需时间，通常安排机器周期长度等于主存周期； 时钟周期 是指计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需时间，通常时钟周期等于计算机主频的倒数。说明存取周期和存取时间的区别。存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即:存取周期 =存取时间 +恢复时间2. 控制单元的功能是什么？其输入受什么控制？控制单元的主要功能是发出各种不同的控制信号。其输入受时钟信号、指令寄存器的操作码字段、标志和来自系统总线的控制信号的控制。中断处理的基本过程，断点、现场的基本概念，及其保护与
19、恢复。中断处理的基本过程： 多级中断处理 1 关中断 2 保存断点 3 中断服务程序寻址4 保存现场和屏蔽字 5 开中断 6 执行中断服务程序7 关中断 8 恢复现场和屏蔽字9 开中断 10 中断返回。单级中断处理：没有6 和 7。断点： CPU 中断响应的一个返回点（或状态点） 。19、CPU 内有 32个 32位的通用寄存器， 设计一种能容纳 64 种操作的指令系统。 假设指令字长等于机器字长，试回答以下问题。 （1）如果主存可直接或间接寻址，采用“寄存器存储器”型指令，能直接寻址的最大存储空间是多少？画出指令格式并说明各字段的含义。直接寻址的最大空间 =220=1M 字操作码寄存器号间接
20、标志形式地址28. 设主存容量为 256K 字，Cache容量为 2K 字，块长为 4。 （1）设计 Cache地址格式，Cache中可装入多少块数据？（2）在直接映射方式下，设计主存地址格式。 （3）在四路组相联映射方式下，设计主存地址格式。 （4）在全相联映射方式下，设计主存地址格式。 （5）若存储字长为 32 位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。解： （1）Cache容量为 2K 字，块长为 4，Cache共有 2K/4=211/22=29=512块，Cache字地址 9 位，字块内地址为2 位。因此， Cache地址格式设计如下：Cache字块地址（ 9 位）字
21、块内地址（ 2 位）（2）主存容量为 256K 字=218 字，主存地址共 18 位，共分 256K/4=216 块，主存字块标记为 18-9-2=7位。直接映射方式下主存地址格式如下：主存字块标记（ 7 位）Cache字块地址（ 9 位）字块内地址（ 2 位）（3）根据四路组相联的条件，一组内共有4 块，得 Cache共分为 512/4=128=27组，主存字块标记为18-7-2=9位，主存地址格式设计如下：主存字块标记（ 9 位）组地址（ 7 位）字块内地址（2 位）（4）在全相联映射方式下，主存字块标记为18-2=16位，其地址格式如下：主存字块标记（ 16 位）字块内地址（ 2 位）（
22、5）若存储字长为 32位，存储器按字节寻址，则主存容量为256K*32/4=2MB ，Cache容量为 2K*32/4=16KB ，块长为 4*32/4=32B=32B ，字块内地址为 5 位，在直接映射方式下，主存字块标记为21-9-5=7位，主存地址格式为：主存字块标记（ 7 位） Cache字块地址（ 9 位）字块内地址（ 5 位）在四路组相联映射方式下，主存字块标记为21-7-5=9位，主存地址格式为：主存字块标记（ 9 位）组地址（ 7 位）字块内地址（5 位）在全相联映射方式下，主存字块标记为21-5=16位，主存地址格式为：主存字块标记（ 16 位）字块内地址（ 5 位）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 4 页 - - - - - - - - -