《2022年计算机组成原理试题 .pdf》由会员分享，可在线阅读，更多相关《2022年计算机组成原理试题 .pdf（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、名师整理优秀资源本科生期末试卷（二）一、选择题（每小题1 分，共 15 分）1冯诺依曼机工作的基本方式的特点是（B ）。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作 D 存贮器按内容选择地址2在机器数（B ）中，零的表示形式是唯一的。 A 原码 B 补码 C 移码 D 反码3在定点二进制运算器中，减法运算一般通过（D ）来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器 D 补码运算的二进制加法器4某计算机字长 32 位，其存储容量为 256MB ，若按单字编址，它的寻址范围是（A ）。 A 0 64MB B 0 32MB C 0 32M D
2、 0 64M 5主存贮器和 CPU 之间增加 cache 的目的是（ A ）。A 解决 CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU中通用寄存器的数量 D 既扩大主存贮器容量，又扩大CPU 中通用寄存器的数量精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 6 页名师整理优秀资源6单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C ）。A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式7同步控制是（C ）。A 只适用于 CPU 控制的方式B 只适用于外围设备控制的
3、方式C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式8描述 PCI 总线中基本概念不正确的句子是（ D ）。A PCI 总线是一个与处理器无关的高速外围设备B PCI 总线的基本传输机制是猝发式传送C PCI 设备一定是主设备 D 系统中只允许有一条PCI 总线9 CRT的分辨率为 10241024像素，像素的颜色数为256，则刷新存储器的容量为（）。 A 512KB B 1MB C 256KB D 2MB 10为了便于实现多级中断，保存现场信息最有效的办法是采用（B ）。 A 通用寄存器 B 堆栈 C 存储器 D 外存11特权指令是由（A ）执行的机器指令。 A 中断程序 B
4、用户程序 C 操作系统核心程序 D I/O 程序12虚拟存储技术主要解决存储器的（）问题。 A 速度 B 扩大存储容量 C 成本 D 前三者兼顾精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 6 页名师整理优秀资源13引入多道程序的目的在于（）。A 充分利用 CPU ，减少等待 CPU 时间B 提高实时响应速度C 有利于代码共享，减少主辅存信息交换量 D 充分利用存储器14 64 位双核安腾处理机采用了（）技术。 A 流水 B 时间并行 C 资源重复 D 流水+资源重复15在安腾处理机中，控制推测技术主要用于解决（）问题。A 中断服务B
5、 与取数指令有关的控制相关C 与转移指令有关的控制相关 D 与存数指令有关的控制相关二、填空题（每小题2 分，共 20 分）1在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。2数的真值变成机器码可采用原码表示法，反码表示法，（补码 ）表示法，（移码 ）表示法。3广泛使用的（SRAM ）和（ DRAM ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。4反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。5形成指令地址的方法称为指令寻址，通常是（顺序 ）寻址，遇到转移指令时（跳跃 ）寻址。6 CPU从（内存 ）取出一条指令并执行这条指令的时间和称为（
6、指令周期）。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 6 页名师整理优秀资源7 RISC 指令系统的最大特点是：只有（存数）指令和（取数）指令访问存储器，其余指令的操作均在寄存器之间进行。8微型机的标准总线， 从带宽 132MB/S的 32 位（）总线发展到 64 位的（）总线。9 IA-32 表示（）公司的（）位处理机体系结构。10安腾体系机构采用显示并行指令计算技术，在指令中设计了（）字段，用以指明哪些指令可以（）执行。三、简答题（每小题8 分，共 16 分）1简述 64 位安腾处理机的体系结构主要特点。2画出分布式仲裁器的逻
7、辑示意图。四、计算题（ 10 分）已知 x=-0.01111 ，y=+0.11001, 求： x补，-x补，y补，-y补； x+y,x-y,判断加减运算是否溢出。五、设计题（ 12 分）用 2M 8 位的 SRAM 芯片，设计 8M 32 位的 SRAM 存储器。六、分析题（ 12 分）参见图 1，这是一个二维中断系统，请问：在中断情况下， CPU 和设备的优先级如何考虑？请按降序排列各设备的中断优先级。若 CPU 现执行设备 C的中断服务程序，IM2， IM1， IM0的状态是什么？如果 CPU执行设备 H的中断服务程序， IM2，IM1，IM0的状态又是什么？每一级的 IM 能否对某个优先
8、级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 6 页名师整理优秀资源若设备 C一提出中断请求， CPU 立即进行响应，如何调整才能满足此要求？七、设计题（ 15 分）图 2 所示为双总线结构机器的数据通路，IR 为指令寄存器， PC为程序计数器（具有自增功能），M为主存（受 R/W# 信号控制）， AR为地址寄存器， DR为数据缓冲寄存器， ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示 y 寄存器的输入控制信号， R1o为寄存器 R1的输出控制信号，未标字符的线为直通线，不受控制。“ADD R2,R0 ”指令完成 (R0)+(R2)R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。若将（取指周期）缩短为一个CPU 周期，请先画出修改数据通路，然后画出指令周期流程图。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 6 页名师整理优秀资源精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 6 页