《组合逻辑电路.doc》由会员分享，可在线阅读，更多相关《组合逻辑电路.doc（50页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第8章 组合逻辑电路8.1 学习要求（1）掌握组合逻辑电路的分析方法与设计方法。（2）掌握利用二进制译码器和数据选择器进行逻辑设计的方法。（3）理解加法器、编码器、译码器等中规模集成电路的工作原理和逻辑功能。（4）了解加法器、编码器、译码器等中规模集成电路的使用方法。8.2 学习指导本章重点：（1）组合逻辑电路的分析与设计。（2）加法器、编码器、译码器等的工作原理和逻辑功能。（3）利用二进制译码器和数据选择器进行组合逻辑电路设计。本章难点：（1）组合逻辑电路的分析与设计。（2）加法器、编码器、译码器电路分析。（3）利用二进制译码器和数据选择器进行组合逻辑电路设计。本章考点：（1）由门电路组成的
2、组合逻辑电路的分析与设计。（2）由二进制译码器组成的组合逻辑电路的分析与设计。（3）由数据选择器组成的组合逻辑电路的分析与设计。（4）加法器、编码器、译码器等组合逻辑电路的分析与设计。8.2.1 组合逻辑电路的分析与设计组合逻辑电路由若干个基本门电路组合而成，其在任何时刻的稳定输出只决定于同一时刻各输入变量的取值，与电路以前的状态无关。1组合逻辑电路的分析组合逻辑电路的分析是根据给定的逻辑图，确定该电路的逻辑功能。分析的大致步骤是：由逻辑图写逻辑表达式逻辑表达式化简和变换列真值表分析逻辑功能。2组合逻辑电路的设计组合逻辑电路的设计是根据给定的逻辑功能，画出实现该功能的逻辑图。设计的大致步骤是：
3、由逻辑问题列真值表写逻辑表达式逻辑表达式化简和变换画逻辑图。列真值表是组合逻辑电路设计的关键。设计者必须对问题进行全面分析，弄清楚什么作为输入变量，什么作为输出函数，以及它们之间的相互关系，采用穷举法列出变量可能出现的所有情况，并用0、1表示输入变量和输出函数的相应状态，才能正确地列出真值表。3组合逻辑电路中的竞争冒险在组合逻辑电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因主要是门电路的延迟。发现竞争冒险的方法是：如果卡诺图中乘积项的圈之间有相邻但不相交的情况，则有竞争冒险存在。消除竞争冒险的方法之一是在函数中增
4、加一个乘积项，把卡诺图中两个相邻但不相交的圈连接在一起。8.2.2 加法器与数值比较器1加法器能实现二进制加法运算的逻辑电路称为加法器。（1）半加器：能对两个1位二进制数相加而求得和及进位的逻辑电路称为半加器。半加器的真值表如表8.1所示，逻辑表达式为：表8.1 半加器的真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1逻辑图和逻辑符号如图8.1所示。（a）半加器的逻辑图 （b）半加器的逻辑符号图8.1 半加器的逻辑图和逻辑符号（2）全加器：能对两个1位二进制数相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。全加器的真值表如表8.
5、2所示，逻辑表达式为：表8.2 全加器的真值表 Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1逻辑图和逻辑符号如图8.2所示。 （a）全加器的逻辑图 （b）全加器的逻辑符号图8.2 全加器的逻辑图和逻辑符号把个全加器串联起来，低位全加器的进位输出，连接到相邻的高位全加器的进位输入，便构成了位的串行进位加法器。2数值比较器用来完成两个二进制数大小比较的逻辑电路称为数值比较器。一位数值比较器的真值表如表8.3所示，逻辑表达式为：逻辑图如图8.3所示。表8.3 一位数值比较器的真值表A B
6、F1(AB) F2(AB) F3(A=B)0 00 11 01 10 0 10 1 01 0 00 0 1图8.3 一位数值比较器的逻辑图8.2.3 编码器将某种信号编成二进制数码的逻辑电路称为编码器。1二进制编码器用位二进制代码来表示个信号的电路称为二进制编码器。3位二进制编码器是把8个输入信号I0I7编成对应的3位二进制代码输出，称为8/3线编码器。分别用000111表示I0I7，真值表如表8.4所示，逻辑表达式为：表8.4 3位二进制编码器的编码表输入输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1逻辑
7、图如图8.4所示。图8.4 3位二进制编码器的逻辑图2二-十进制编码器将十进制的10个数码09编成二进制代码的逻辑电路称为二-十进制编码器，用于把10个输入信号I0I9（代表十进制的10个数码09）编成对应的4位二进制代码输出，称为10/4线编码器。常用的8421码编码器的真值表如表8.5所示，逻辑表达式为：表8.5 8421码编码器的真值表IY3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0
8、 0 1逻辑图如图8.5所示。图8.5 8421码编码器的逻辑图3优先编码器能根据输入信号的优先级别进行编码的电路称为优先编码器。3位二进制优先编码器的输入是8个要进行优先编码的信号I0I7，设I7的优先级别最高，I6次之，依此类推，I0最低，并分别用000111表示I0I7，真值表即优先编码表如表8.6所示，逻辑表达式为：表8.6 3位二进制优先编码表 I7 I6 I5 I4 I3 I2 I1 I0Y2 Y1 Y0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0
9、 00 1 10 1 00 0 10 0 0逻辑图如图8.6所示。 图8.6 3位二进制优先编码器8.2.4 译码器将输入的二进制代码翻译成输出信号以表示其原来含义的逻辑电路称为译码器。1二进制译码器二进制译码器将输入的个二进制代码翻译成个信号输出，又称为变量译码器。3位二进制译码器代码输入的是3位二进制代码A2A1A0，输出是8个译码信号Y0Y7，真值表如表8.7所示，逻辑表达式为：表8.7 3位二进制译码器的真值表A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1
10、 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1逻辑图如图8.7所示。集成二进制译码器和门电路配合可实现逻辑函数，其方法是：首先将函数值为1时输入变量的各种取值组合表示成与或表达式，其中每个与项必须包含函数的全部变量，每个变量都以原变量或反变量的形式出现且仅出现一次，由于集成二进制译码器大多输出为低电平有效，所以还需将与或表达式转换为与非表达式，最后按照与非表达式在二进制译码器后面接上相应的与非门即可。图8.7 3位二进制译码器2二-十进制
11、译码器把二-十进制代码翻译成10个十进制数字信号的电路称为二-十进制译码器，其输入是十进制数的4位二进制编码A3A0，输出的是与10个十进制数字相对应的10个信号Y9Y0。8421 码译码器的真值表如表8.8所示，逻辑表达式分别为：表8.8 8421码译码器的真值表A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 0
12、0 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0逻辑图如图8.8所示。图8.8 8421码译码器的逻辑图3显示译码器7段LED数码显示器是将要显示的十进制数码分成7段，每段为一个发光二极管，利用不同发光段的组合来显示不同的数字，有共阴极和共阳极两种接法，如图8.9所示。发光二极管ag用于显示十进制的10个数字09，h用于显示小数点。对于共阴极的显示器，某一段接高电平时发光；对于共
13、阳极的显示器，某一段接低电平时发光。使用时每个二极管要串联一个约100的限流电阻。（a）外形图 （b）共阴极 （c）共阳极图8.9 LED 7段显示器的外形图及二极管的连接方式驱动共阴极的7段发光二极管的二-十进制译码器，设4个输入A3A0采用8421码，真值表如表8.9所示。表8.9 7段显示译码器的真值表A3 A2 A1 A0a b c d e f g显示字形0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1
14、0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 18.2.5 数据选择器与数据分配器1数据选择器能根据选择控制信号从多路数据中任意选出所需要的一路数据作为输出的逻辑电路称为数据选择器。4选1数据选择器有4个输入数据D0、D1、D2、D3，两个选择控制信号A1和A0，一个输出信号Y，真值表如表8.10所示，逻辑表达式为：表8.10 4选1数据选择器的真值表 D A1 A0 YD0 0 0D1 0 1D2 1 0D3 1 1D0D1D2D3逻辑图如图8.10所示。图8.10 4选1数
15、据选择器用数据选择器实现组合逻辑函数的方法是：列出逻辑函数的真值表后与数据选择器的真值表对照，即可得出数据输入端的逻辑表达式，然后根据表达式画出接线图。2数据分配器能根据选择控制信号将一个输入数据传送到多个输出端中的一个输出端的逻辑电路称为数据分配器。1路-4路数据分配器有一路输入数据，2个输入选择控制信号A1、A0，4个数据输出端Y0、Y1、Y2、Y3，真值表如表8.11所示，逻辑表达式为：表8.11 1路-4路数据分配器的真值表A1 A0Y0 Y1 Y2 Y30 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D逻辑图如图8.11所示。图8.11 1路-4路数据分
16、配器的逻辑图8.3 习题解答8.1 写出如图8.12所示各电路的逻辑表达式，并化简之。分析 根据逻辑图写逻辑表达式的方法是：从输入端到输出端，逐级写出各个门电路的逻辑表达式，最后写出各个输出端的逻辑表达式。解 对图8.12（a）所示电路，从输入端开始的3个与非门的输出分别为、和，输出端F的逻辑表达式为：对图8.12（b）所示电路，从输入端开始的3个与非门的输出分别为、和，输出端F的逻辑表达式为： （a） （b）图8.12 习题8.1的图8.2 写出如图8.13所示各电路的逻辑表达式，并化简之。 （a） （b）图8.13 习题8.2的图分析 在逻辑图比较简单的情况下，可一次性写出输出端的逻辑表达
17、式。解 对图8.13（a）所示电路，逻辑表达式为：对图8.13（b）所示电路，逻辑表达式为：8.3 证明如图8.14所示两个逻辑电路具有相同的逻辑功能。 （a） （b）图8.14 习题8.3的图分析 如果两个逻辑电路的逻辑表达式或真值表完全相同，则它们具有相同的逻辑功能。解 对图8.14（a）所示电路，逻辑表达式为：对图8.14（b）所示电路，逻辑表达式为：因为两个逻辑电路的逻辑表达式完全相同，所以它们具有相同的逻辑功能。8.4 分析如图8.15所示两个逻辑电路的逻辑功能是否相同？要求写出逻辑表达式，列出真值表。 （a） （b）图8.15 习题8.4的图解 对图8.15（a）所示电路，逻辑表达
18、式为：对图8.15（b）所示电路，逻辑表达式为：真值表如表8.12所示。因为两个逻辑电路的逻辑表达式以及真值表完全相同，所以它们具有相同的逻辑功能。表8.12 习题8.4的真值表A B CF1F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000011000000118.5 分析如图8.16所示两个逻辑电路，要求写出逻辑式，列出真值表，然后说明这两个电路的逻辑功能是否相同。 （a） （b）图8.16 习题8.5的图解 对图8.16（a）所示电路，逻辑表达式为：对图8.16（b）所示电路，逻辑表达式为：真值表如表8.13所示。因为两个逻辑电路的逻辑表达式以
19、及真值表完全相同，所以它们具有相同的逻辑功能。表8.13 习题8.5的真值表A B CF1F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100101110001011108.6 写出如图8.17所示各电路输出信号的逻辑表达式，并列出真值表。图8.17 习题8.6的图解 对图8.17（a）所示电路，逻辑表达式为：真值表如表8.14所示。对图8.17（b）所示电路，逻辑表达式为：真值表如表8.15所示。 8.7 写出如图8.18所示各逻辑图的输出函数表达式，并列出真值表。图8.18 习题8.7的图解 对图8.18（a）所示电路，逻辑表达式为：真值表如表8.16所
20、示。对图8.18（b）所示电路，逻辑表达式为：真值表如表8.17所示。 8.8 写出如图8.19所示各逻辑图的输出函数表达式，并列出真值表。图8.19 习题8.8的图解 对图8.19（a）所示电路，逻辑表达式为：真值表如表8.18所示。对图8.19（b）所示电路，逻辑表达式为：真值表如表8.19所示。表8.18 习题8.8（a）的真值表A B C DF1F20 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 100010001
21、000111110001010100010101表8.19 习题8.8（b）的真值表A B CF1F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111000101018.9 写出如图8.20所示各电路输出信号的逻辑表达式，并说明电路的逻辑功能。分析 分析组合逻辑电路的大致步骤为：由逻辑图写逻辑表达式逻辑表达式化简和变换列真值表分析逻辑功能。图8.20 习题8.9的图解 对图8.20（a）所示电路，逻辑表达式为：真值表如表8.20所示。由表8.20可知，当输入变量A、B相同时输出，A、B相异时，所以该电路实现了同或运算。表8.20 习题8.9（a）
22、的真值表A BF0 00 11 01 11001对图8.20（b）所示电路，逻辑表达式为：真值表如表8.21所示。由表8.21可知，当输入变量A、B相异并且C、D也相异时输出，否则。表8.21 习题8.9（b）的真值表A B C DF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 100000110011000008.10 写出如图8.21所示电路输出信号的逻辑表达式，并说明电路的逻辑功能。分析 逻辑图由前后两个完全相同的
23、部分组成。解 前一部分的输入为A和B，设输出为X，则后一部分的输入为X和C，输出为F，由于与前一部分的结构完全相同，所以：真值表如表8.22所示。由表8.22可知，当3个输入变量A、B、C中1的个数为奇数时输出，为偶数时，所以该电路可以判断输入变量中1的个数是否为奇数，称为3变量判奇电路。图8.21 习题8.10的图表8.22 习题8.10的真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1011010018.11 写出如图8.22所示各电路输出信号的逻辑表达式，并说明电路的逻辑功能。图8.22 习题8.11的图解 对图8.22（a）所示电路，逻
24、辑表达式为：真值表如表8.23所示。由表8.23可知，当4个输入变量A、B、C、D中1的个数为奇数时输出，为偶数时，所以该电路可以判断输入变量中1的个数是否为奇数，称为4变量判奇电路。表8.23 习题8.11（a）的真值表A B C DF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10110100110010110对图8.22（b）所示电路，逻辑表达式为：真值表如表8.24所示。由表8.24可知，该电路的真值表与表8.
25、2所示全加器的真值表完全相同，所以该电路为全加器。表8.24 习题8.11（b）的真值表A B CF1F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101001000101118.12 写出如图8.23所示各电路输出信号的逻辑表达式，并说明电路的逻辑功能。图8.23 习题8.12的图解 对图8.23（a）所示电路，逻辑表达式为：与图8.22（a）所示电路的逻辑表达式相同，所以这是一个4变量判奇电路。对图8.23（b）所示电路，逻辑表达式为：真值表如表8.25所示。表8.25 习题8.12（b）的真值表B3 B2 B1 B0F3 F2 F1 F00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0