《ISE实现多功能数字钟设计.doc》由会员分享，可在线阅读，更多相关《ISE实现多功能数字钟设计.doc（19页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、-作者xxxx-日期xxxxISE实现多功能数字钟设计【精品文档】一、 任务要求用FPGA器件和EDA技术实现多功能数字钟的设计。基本功能要求：能显示小时、分钟、秒钟（时、分用7段LED显示器，秒用LED灯）。 小时计数器为同步24进制； 要求手动校时、校分。扩展功能要求：任意时刻闹钟； 小时显示（12/24）切换电路 自动报整点时数。二、 建立工程在ISE 14,9软件中建立名为clock 的工程文件。芯片系列选择Spatan3E,具体芯片型号选择XC3S100E,封装类型选择CP132,速度信息选择-5。三、 原理设计四、 顶层模块设计创建名为top_clock的文件，本设计中顶层模块用于
2、调用各个子模块，以及将闹钟与整点报时模块综合在内，顶层源码如下：module top_clock(input Hchange,/24小时，12小时切换信号input Change,/用来进行时分和秒的显示切换input CLK_50,/50MHz时钟input nCR,EN,Clock_EN,input Adj_Min,Adj_Hour,Adj_Clock,/使能信号，小时分钟调时允许信号,闹钟使能信号（拨钮开关）output 6:0 HEX0,output reg Led_Alarm,output reg 3:0 HEX/共阳极数码管对应端);reg Alarm;wire ENM_L,ENM
3、_H,ENH;wire 7:0 Hour_24,TMinute,TSecond,CHour,CMinute;/中间变量声明,正常时钟变量和闹钟时钟变量wire 7:0 Hour_12,Display_HourT,Display_HourAdjust;reg 3:0 bcd=4b0000;/记载数码管所要显示的数据reg 7:0 Display_Hour,Minute;reg LD_6_RADIO;reg 7:0 sum,counter;supply1 Vdd; wire CP_1Hz;/=分频=Divider50MHz U0(.CLK_50M(CLK_50),.nCLR(nCR),.CLK_1
4、HzOut(CP_1Hz);/用以时钟计数的CPdefparam U0.N = 25,U0.CLK_Freq = 50000000,U0.OUT_Freq = 1;Divider50MHz U1(.CLK_50M(CLK_50),.nCLR(nCR),.CLK_1HzOut(CP_200Hz);/用以动态扫描的CP,供给数码管defparam U1.N = 18,U1.CLK_Freq = 50000000,U1.OUT_Freq = 200;/=60进制秒计数器=Scounter10 S0(TSecond3:0,nCR,EN,CP_1Hz);/秒：个位Scounter6 S1(TSecond
5、7:4,nCR,(TSecond3:0=4h9),CP_1Hz);/秒：十位/=60进制分计数器=Mcounter10 M0(TMinute3:0,nCR,ENM_L,EN,CP_1Hz);/分：个位Mcounter6 M1(TMinute7:4,nCR,ENM_H,EN,CP_1Hz);/分：十位assign ENM_L=Adj_Min?Vdd:(TSecond=8h59);/分钟按书上CP调时assign ENM_H=(Adj_Min&(TMinute3:0=4h9)|(TMinute3:0=4h9)&(TSecond=8h59); /24小时制 counter24 H0(Hour_247
6、:4,Hour_243:0,nCR,ENH,EN,CP_1Hz);assign ENH = Adj_Hour?Vdd:(TMinute=8h59)&(TSecond=8h59);/=12小时与24小时进制切换控制=assign Display_HourAdjust=(Hour_24=8h20)|(Hour_24=8h21)?(Hour_24-24):(Hour_24-18);assign Hour_12 = (Hour_248h13)?Hour_24:Display_HourAdjust;assign Display_HourT = Hchange?Hour_12:Hour_24;/=闹钟=/
7、-时钟秒-/counter60 CCS(nCR,CP_1Hz,EN,CSecond7:4,CSecond3:0);/-时钟分-counter60 CCM(nCR,CP_1Hz,CMin_EN,CMinute7:4,CMinute3:0);/-产生分使能信号-assign CMin_EN = (!EN & Adj_Clock & Adj_Min);/-时钟时-Counter24C CCH(nCR,CP_1Hz,CHour_EN,CHour7:4,CHour3:0);/-产生时使能信号-assign CHour_EN = (!EN & Adj_Clock & Adj_Hour);/-闹钟响-alw
8、ays(EN or Clock_EN) /闹钟开关beginif(EN & Clock_EN & (CHour = Display_HourT) & (CMinute = TMinute)Alarm = 1;else Alarm = 0;endalways(posedge CLK_50 or negedge EN or negedge Alarm) /表示闹钟的LEDbeginif(EN) Led_Alarm = 0;elsebeginif(Alarm) Led_Alarm = 0;else Led_Alarm = Led_Alarm;endend/alarm_clock AL0(Hour24
9、,Minute,CP_1Hz,Set_Alarm,Close_clock,nCR,KeySet_Hour_ev,KeySet_Minute_ev,LD_7,Alarm_Hour,Alarm_Minute);/=数码显示=always(Adj_Clock)/确定数码管显示闹钟还是正常时钟beginif(Adj_Clock) begin Display_Hour = CHour;Minute = CMinute;endelse begin Display_Hour = Display_HourT;Minute = TMinute;endendalways(posedge CP_200Hz)begi
10、nif(Change=1)/数码管进行时分显示begincase(HEX)4b1110: begin HEX=4b0111; bcd= Display_Hour 7:4; end/第一根数码管显示小时十位4b0111: begin HEX=4b1011; bcd= Display_Hour 3:0; end/第二根显示小时个位4b1011: begin HEX=4b1101; bcd= Minute 7:4; end/第三根显示分钟十位4b1101: begin HEX=4b1110; bcd= Minute 3:0; end/第四根显示分钟个位default: begin HEX=0111;
11、 bcd=Display_Hour 7:4; endendcaseendelse/数码管进行秒显示,change为低电平时显示秒begincase(HEX)4b1110: begin HEX=4b1101; bcd= TSecond 7:4; end/第三根显示秒十位4b1101: begin HEX=4b1110; bcd= TSecond 3:0; end/第四根显示秒个位default: begin HEX=1101; bcd= TSecond 7:4; endendcaseendendSEG7_LUT L0(HEX0,bcd);/调用数码管子函数/=整点报时=assign LD_6 =
12、 LD_6_RADIO; always(CP_1Hz) begin if(Minute7:0 = 8h00) & (counter7:0 (Hour_247:4*10 + Hour_243:0) begin LD_6_RADIO = CP_1Hz; end else begin LD_6_RADIO = 0; end end always(posedge CP_1Hz) if(Minute7:0=8h00) begin counter7:0=counter7:0+1b1; end else begin counter7:0=8h00; endendmodule五、 顶层模块设计图六、 子模块设
13、计1、 50MHz分频器module Divider50MHz(CLK_50M,nCLR,CLK_1HzOut);parameter N = 25;/位宽parameter CLK_Freq = 50000000;/50MHz时钟输入parameter OUT_Freq = 1;/1Hz时钟输出input nCLR,CLK_50M;/输入端口说明output reg CLK_1HzOut;/输出端口说明reg N-1:0 Count_DIV;/内部节点，存放计数器的输出值always(posedge CLK_50M or negedge nCLR)beginif(!nCLR) begin CL
14、K_1HzOut = 0; Count_DIV = 0; endelse beginif(Count_DIV (CLK_Freq/(2*OUT_Freq)-1)/计数器模Count_DIV = Count_DIV + 1b1;/分频器计数加1else beginCount_DIV = 0;/分频器输出清零CLK_1HzOut = CLK_1HzOut;/输出信号取反endend endendmodule2、 秒模10计数器module Scounter10(Q,nCR,EN,CP);input CP,nCR,EN;output Q;reg 3:0 Q;always (posedge CP or
15、 negedge nCR)begin if(nCR) Q = 4b0000;/异步清零else if(EN) Q = Q; /暂停计数else if(Q=4b1001) Q = 4b0000;else Q = Q + 1b1;end3、 秒模6计数器module Scounter6(Q,nCR,EN,CP);input CP,nCR,EN;output Q;reg 3:0 Q;always (posedge CP or negedge nCR)begin if(nCR) Q = 4b0000;/异步清零else if(EN) Q = Q; /暂停计数else if(Q=4b0101) Q =
16、4b0000;else Q = Q + 1b1;end4、 分模10计数器module Mcounter10(Q,nCR,EN1,EN2,CP);input CP,nCR,EN1,EN2;output Q;reg 3:0 Q;always (posedge CP or negedge nCR)begin if(nCR) Q = 4b0000;/异步清零else if(EN1|!EN2) Q = Q; /暂停计数else if(Q=4b1001) Q = 4b0000;else Q = Q + 1b1;end5、 分模6计数器module Mcounter6(Q,nCR,EN1,EN2,CP);
17、input CP,nCR,EN1,EN2;output Q;reg 3:0 Q;always (posedge CP or negedge nCR)begin if(nCR) Q = 4b0000;/异步清零else if(EN1|EN2) Q = Q; /暂停计数else if(Q=4b0101) Q = 4b0000;else Q = Q + 1b1;end6、 模24计数器module counter24(CntH,CntL,nCR,EN1,EN2,CP);input CP,nCR,EN1,EN2;output reg 3:0 CntH,CntL;/小时的十位和个位输出always(po
18、sedge CP or negedge nCR)beginif(nCR) CntH,CntL = 8h00; /异步清零else if(EN1|EN2) CntH,CntL 2|(CntL9)|(CntH)=2&(CntL)=3)CntH,CntL = 8h00; /对小时计数器出错时的处理else if(CntH)=2&(CntL)3) /进行2023计数begin CntH =CntH; CntL = CntL + 1b1; endelse if(CntL=9) /小时十位的计数begin CntH =CntH + 1b1; CntL = 4b0000; endelse begin Cnt
19、H = CntH; CntL = CntL + 1b1; end endendmodule7、 模60计数器module counter60(nCLR,Clk,EN,CntH,CntL); input nCLR,Clk,EN; output reg 3:0 CntH,CntL; always(posedge Clk or negedge nCLR) beginif(nCLR)CntH,CntL = 0; /异步清零else if(EN)CntH,CntL 5)|(CntL 9)|(CntH = 5)&(CntL = 9)CntH,CntL = 8h00; /异常处理else if(CntL =
20、 9)begin CntH = CntH + 1b1;CntL = 0;end /十位计数elsebegin CntH = CntH;CntL = CntL + 1b1;end /个位计数 endendmodule8、 数码管显示module SEG7_LUT(oSEG,iDIG);input 3:0 iDIG;/二进制输入output reg 6:0 oSEG; /7段码输出always(iDIG)begincase(iDIG)4h0: oSEG = 7b000_0001;4h1: oSEG = 7b100_1111;4h2: oSEG = 7b001_0010;4h3: oSEG = 7b
21、000_0110;4h4: oSEG = 7b100_1100;4h5: oSEG = 7b010_0100;4h6: oSEG = 7b010_0000;4h7: oSEG = 7b000_1111;4h8: oSEG = 7b000_0000;4h9: oSEG = 7b000_0100;default: oSEG=7b1111111;endcaseendendmodule七、 各模块仿真1、 模10计数器测试代码：/ Inputsreg nCR;reg EN;reg CP;/ Outputswire 3:0 Q;/ Instantiate the Unit Under Test (UUT
22、)counter10 uut (.Q(Q), .nCR(nCR), .EN(EN), .CP(CP);parameter PERIOD =40;/时钟信号周期设置为40nsalways beginCP=1b0;#(PERIOD/2) CP=1b1;#(PERIOD/2);endinitial begin/ Initialize InputsnCR = 0;EN = 1;CP = 1;/ Wait 100 ns for global reset to finish#100; nCR=1;/ Add stimulus hereendendmodule2、 模6计数器测试代码：/ Inputsreg
23、 nCR;reg EN;reg CP;/ Outputswire 3:0 Q;/ Instantiate the Unit Under Test (UUT)counter6 uut (.Q(Q), .nCR(nCR), .EN(EN), .CP(CP);parameter PERIOD =40;/时钟信号周期设置为40nsalways beginCP=1b0;#(PERIOD/2) CP=1b1;#(PERIOD/2);endinitial begin/ Initialize InputsnCR = 0;EN = 1;CP = 1;/ Wait 100 ns for global reset
24、to finish#100;nCR =1;/ Add stimulus hereendendmodule3、 模24计数器测试代码：/ Inputsreg nCR;reg EN;reg CP;/ Outputswire 3:0 CntH;wire 3:0 CntL;/ Instantiate the Unit Under Test (UUT)counter24 uut (.CntH(CntH), .CntL(CntL), .nCR(nCR), .EN(EN), .CP(CP);parameter PERIOD =40;/时钟信号周期设置为40nsalways beginCP=1b0;#(PER
25、IOD/2) CP=1b1;#(PERIOD/2);endinitial begin/ Initialize InputsnCR = 0;EN = 1;CP = 1;/ Wait 100 ns for global reset to finish#100; nCR=1;/ Add stimulus hereendendmodule4、 模60计数器测试代码：/ Inputsreg nCLR;reg Clk;reg EN;/ Outputswire 3:0 CntH;wire 3:0 CntL;/ Instantiate the Unit Under Test (UUT)counter60 uu
26、t (.nCLR(nCLR), .Clk(Clk), .EN(EN), .CntH(CntH), .CntL(CntL);parameter PERIOD =40;/时钟信号周期设置为40nsalways beginClk=1b0;#(PERIOD/2) Clk=1b1;#(PERIOD/2);endinitial begin/ Initialize InputsnCLR = 0;Clk = 1;EN = 1;/ Wait 100 ns for global reset to finish#100;nCLR=1;/ Add stimulus hereendendmodule八、 引脚分配NET
27、 CLK_50 TNM_NET = CLK_50;TIMESPEC TS_CLK_50 = PERIOD CLK_50 20 ns HIGH 50%;NET CLK_50 LOC = B8;NET nCR LOC = P11;NET EN LOC = L3;NET Adj_Min LOC = K3;NET Adj_Hour LOC = B4;NET Change LOC = G3;NET Led_Alarm LOC = N4;NET Adj_Clock LOC = E2;NET Clock_EN LOC = N3;NET HEX06 LOC = L14;NET HEX05 LOC = H12;
28、NET HEX04 LOC = N14;NET HEX03 LOC = N11;NET HEX02 LOC = P12;NET HEX01 LOC = L13;NET HEX00 LOC = M12;NET HEX0 LOC = F12;NET HEX1 LOC = J12;NET HEX2 LOC = M13;NET HEX3 LOC = K14;NET Hchange LOC = F3;NET CLK_50 SLEW = FAST;NET LD_6 LOC = G1;九、 设计实现1. 运行Implement Design选项，进行转换、映射、布局布线操作。2. 选择Manage Conf
29、iguration Project选项l 选择Boundary Scan，在窗口空白处点击鼠标右键，选中Initialize Chain选项.l 将clock.bit文件导入至xc3s5001中l 右击xc3s5001,选择program选项，将程序烧录至FPGA实验板中3. 观察运行情况1) 测试基本功能：打开使能开关L3，数码管可以正常显示分和时，拨动时分和秒的切换显示开关G3，数码管可以切换显示秒。拨动K3和B4，可以实现校时功能。拨动清零开关P11，可以实现清零功能。当时间到23:59时，能运行至00:00。2) 测试扩展功能：拨动F3，可实现24小时与12小时的切换。当时间为整点时，
30、LED灯G1会根据当前整点时数闪烁对应次数，拨动N3，闹钟使能。拨动E2，进入闹钟设置状态，此时设置闹钟时间。当正常时间跳到闹钟设置时刻时，闹钟对应LED灯N4会常亮，表示闹钟响。当正常时间已经越过闹钟设置时间时，N4会熄灭。闹钟响时关闭闹钟使能端N3时，N4也会熄灭。十、 实验总结本次实验是一个中等规模的设计实验，相比步进电机实验，难度明显上升，这就对我们的分析和设计能力有了更高的要求。要实现这个多功能的数字钟，关键要做到思路清晰，先构思好顶层架构，再一一考虑需要调用的模块，最后依次编写各个模块。在调试的时候，先要做到各子模块调试无误，再通过整机联调观察出现的不正常结果，列出可能的错误，再去对应的位置进行改正。本次实验中，不可避免地出现了若干错误之处，例如在实现24进制和12进制转换时，没有发现代码中的计算方式是以8421BCD码来进行计算的，于是在最后的12进制显示中出现了很多不正常状态，花费了一些时间才找到解决办法。这也提醒我在之后的学习过程中要保持细心的态度，不断学习纠正错误的方法，提高效率。【精品文档】