《2022年触发器和时序逻辑电路测试 .pdf》由会员分享，可在线阅读，更多相关《2022年触发器和时序逻辑电路测试 .pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1 触发器和时序逻辑电路测试题（十二章，十三章）一、填空题1、存放 N 为二进制数码需要 _个触发器。2、一个四位二进制减法计数器状态为_时，在输入一个计数脉冲， 计数状态为 1111，然后向高位发 _信号。3、时序逻辑电路在结构方面的特点是;由具有 _逻辑门电路和具有 _的触发器两部分组成。4、十进制计数器最少要用 _个触发器。5、用 N 个触发器可以构成存放 _位二进制代码寄存器。6、在数字电路系统中，按逻辑功能和电路特点，各种数字集成电路可分位_逻辑电路和 _逻辑电路两大类。7、8421BCD 码位 1001，它代表的十进制是 _。8、8421BCD 码的二一进制计数器当前计数状态是10
2、00，再输入三个计数脉冲，计数状态位 _。9、数码寄存器主要由 _和_组成，起功能是用来暂存 _数码。10、同步计数器各个触发器的状态转换，与_同步，具有_特点。11、寄存器在断电后，锁存的数码_。12、4 个触发器构成 8421BCD 码计数器，共有 _个无效状态，即跳过二进制数码 _ 到_6个状态。二、判断题、1、移位寄存器每输入一个脉冲时，电路中只有一个触发器翻转。（）2、移位寄存器即可并行输出也可串行输出。（）3、右移寄存器存放的数码将从低位到高位，依次串行输入。（）4、八位二进制能表示十进数的最大值是256. （）5、表示一位十进制数至少需要二位二进制。（）6、触发器实质上就是一种功
3、能最简单的时序逻辑电路，是时序逻辑存储记忆的基础。（ ）7、数码寄存器存放的数码可以并行输入也可以串行输入。（）8、显示器属于时序逻辑电路类型。（）9、计数器、寄存器和加法器都属于时序逻辑电路。（）10、时序逻辑电路具有记忆功能。（）11、用 4 个触发器可构成 4 位二进制计数器。（）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 4 页 - - - - - - - - - 2 12、同步时序电路由组合电路和触发器两部分组成。（）13、组合电路不含有记忆功能的器件。（）
4、14、时序电路不含有记忆功能的器件。（）15、同步时序电路具有统一的时钟CP控制。（）16、异步时序电路的各级触发器类型不同。（）17、时序逻辑电路与组合逻辑电路的最大区别在于，它具有存储和记忆功能。（）三、选择题1 下 列 逻 辑 电 路 中 为 时 序 逻 辑 电 路 的 是。A. 变 量 译 码 器B. 加 法 器C. 数 码 寄 存 器D. 数 据 选 择器2 同 步 时 序 电 路 和 异 步 时 序 电 路 比 较 ， 其 差 异 在 于 后 者。A. 没 有 触 发 器B. 没 有 统 一 的 时 钟 脉 冲 控 制C. 没 有 稳 定 状 态D. 输 出 只 与 内 部 状 态
5、 有 关3若 要 设 计 一 个 脉 冲 序 列 为 11 0100 111 0 的 序 列 脉 冲 发 生 器 ，应选 用个 触 发 器 。A. 2 B.3 C. 4 D. 10 4、对于 T 触发器，若原态 Qn=0，欲使新态 Qn+1=1，应使输入 T=（）。A.0 B.1 C.Q D. 5、对于 D触发器，欲使 Qn+1=Qn，应使输入 D= （）。A.0 B.1 C.Q D. 6、对于 JK 触发器，若 J=K，则可完成（）触发器的逻辑功能。A.RS B.D C.T D.T7、下列触发器中，克服了空翻现象的有（）。A.边沿 D触发器B.基本 RS触发器C.同步 RS触发器D.主从 J
6、K触发器8、同步计数器和异步计数器比较，同步计数器的优点是（）。A.工作速度高B.触发器利用率高C.电路简单D.不受时钟 CP控制。9、N个触发器可以构成最大模值为（）的计数器。A.N B.2N C.N2 D.2N名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 4 页 - - - - - - - - - 3 10、一位 8421BCD 码计数器至少需要（）个触发器。A.3 B.4 C.5 D.10 11、采用串行输入 / 串行输出的 8 位移位寄存器，时需经（）个脉冲后，
7、8 位数码才能全部移出寄存器中。A.7 B.8 C.15 D.16 四 、 分 析 题1：触发器和门电路的区别。2、时序逻辑电路的组成和逻辑功能。3、分析图 P7-1 所示时序电路的逻辑功能，设初始状态为Q = 0 ，CPQ2Q21DC11DC1Q1Q1FF0FF1FF21DC1Q0Q0名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 4 页 - - - - - - - - - 4 4、分析如图 P7-3 时序逻辑电路的功能，设触发器初始状态为0，试写出：画出状态转换图时序
8、图和波形图1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ图 P7-3 3 题参考答案解： （1） D触发器的特性方程：DQn 1将各触发器的驱动方程代入，即得电路的状态方程：（2）计算、列状态表：（3）画状态图、时序图：000001010011111110101100(a) 状态图(b) 时序图CPQ0Q1Q2排列顺序：nnnQQQ012（4）电路功能： 由状态图可以看出，在时钟脉冲CP的作用下， 电路的 8 个状态按递减规律循环变化，即：000 111110101100011010001000电路具有递减计数功能，是一个3 位二进制异步减法计数器。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 4 页 - - - - - - - - -