《(完整版)第21章触发器和时序逻辑电路习题答案.pdf》由会员分享，可在线阅读，更多相关《(完整版)第21章触发器和时序逻辑电路习题答案.pdf（3页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 第 21 章 触发器和时序逻辑电路 191、触发器按其工作状态是否稳定可分为(b )。(a)RS 触发器，JK 触发器，D 触发器，T 触发器；(b)双稳态触发器，单稳态触发器，无稳态触发器；(c)主从型触发器，维持阻塞型触发器。192、逻辑电路如图所示，当 A=“1”时，基本 RS 触发器(c)。(a)置“1”；(b)置“0”；(c)保持原状态。1A 1RDQQSD 193、逻辑电路如图所示，分析 C，S，R 的波形，当初始状态为“0”时，输出 Q 是“0”的瞬间为(c )。(a)1t；(b)2t；(c)3t。CSRt1t2t3SCRDRSDQQ 194、某 主 从 型 JK 触 发 器，
2、当 J=K=“1”时，C 端 的 频 率 f=200Hz，则 Q 的 频 率 为(c )。(a)200Hz；(b)400Hz；(c)100Hz。195、逻辑电路如图所示，当 A=“1”时，C脉冲来到后 JK 触发器(a )。(a)具 有 计 数 功 能；(b)置“0”；(c)置“1”。1AJCRDKSDQQ 1 1 196、逻辑电路如图所示，A=“0”时，C脉冲来到后 D 触发器(b )。(a)具有计数器功能；(b)置“0”；(c)置“1”。DCQQ&A 197、逻辑电路如图所示，分析 C 的波形，当初始状态为“0”时，输出 Q是“0”的瞬间为(a )。(a)1t；(b)2t；(c)3t。DC
3、QQCt1t2t3 198、逻辑电路如图所示，它具有(a )。(a)D 触发器功能；(b)T 触发器功能；(c)T触发器功能。JCRDKSDQQ1 199、逻辑电路如图所示，它具有(b )。(a)D 触发器功能；(b)T 触发器功能；(c)T触发器功能。JCRDKSDQQ 200、时序逻辑电路与组合逻辑电路的主要区别是(c )。(a)时序电路只能计数，而组合电路只能寄存；(b)时序电路没有记忆功能，组合电路则有；(c)时序电路具有记忆功能，组合电路则没有。201、寄存器与计数器的主要区别是(b )。(a)寄存器具有记忆功能，而计数器没有；(b)寄存器只能存数，不能计数，计数器不仅能连续计数，也
4、能存数；(c)寄存器只能存数，计数器只能计数，不能存数。202、移位寄存器与数码寄存器的区别是(a )。(a)前者具有移位功能，后者则没有；(b)前者不具有移位功能，后者则有；(c)两者都具有移位功能和计数功能。203、某时序逻辑电路的波形如图所示，由此判定该电路是(c )。(a)二进制计数器；(b)十进制计数器；(c)移位寄存器。CQ1Q2Q3Q4 204、分析某时序逻辑电路的状态表，判定它是(a )。(a)移位寄存器；(b)二进制计数器；(c)十进制计数器。C Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 1 3 1 1 1 4 1 1 0 5 1 0 0 6 0 0 0 205、如果要构成n位二进制计数器，需用双稳态触发器的个数最少为(a)。(a)n；(b)n1；(c)n1。206、某计数器最大输入脉冲数为 15，组成该计数器所需最少的触发器个数为(c)。(a)2；(b)3；(c)4。207、同步计数器和异步计数器的不同点是(a )。(a)前者各触发器是同步进位的，后者则不同步；(b)前者由 JK 端接受计数信号，后者则由时钟脉冲端接受计数信号；(c)前者计数慢，后者计数快。208、计数器是一种(b )。(a)组合逻辑电路；(b)时序逻辑电路；(c)脉冲整形电路。209、一位十进制计数器由(c )位二进制计数器组成。(a)2；(b)3；(c)4。