《2022年2022年计算机组成原理 23.pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机组成原理 23.pdf（15页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、一、选择1常用的虚拟存储器寻址系统由_两级存储器组成。A主存辅存；BCache主存； CCache辅存； D主存硬盘。2一个 16K16 位的存储器，其地址线和数据线的总和是_。A28；B30；C18；D20。3某计算机字长是16 位，它的存储容量是1MB ，按字编址，它的寻址范围是_。A512K；B1M ；C512KB ；D1MB 。4存储字长是指_。A存放在一个存储单元中的二进制代码组合；B存放在一个存储单元中的二进制代码位数；C存储单元的个数；D机器指令的位数。5存储周期是指_。A存储器的写入时间；B存储器进行连续写操作允许的最短间隔时间；C存储器进行连续读或写操作所允许的最短间隔时间；
2、D指令执行时间。6在程序的执行过程中，Cache与主存的地址映射是由_。A操作系统来管理的；B程序员调度的；C由硬件自动完成的；D用户软件完成。7下列器件中存取速度最快的是_。ACache；B主存；C寄存器；D辅存。8设机器数字长为32 位，一个容量为16MB 的存储器， CPU 按半字寻址，其寻址范围是。A224；B223；C222；D 221。9下列说法中正确的是。ACache 与主存统一编址，Cache的地址空间是主存地址空间的一部分；B主存储器只由易失性的随机读写存储器构成；C单体多字存储器主要解决访存速度的问题；DCache 不与主存统一编址，Cache的地址空间不是主存地址空间的一
3、部分。10 Cache的地址映象中_比较多的采用“按内容寻址”的相联存储器来实现。A直接映象； B全相联映象；C组相联映象；D以上都有。11在计算机的层次化存储器结构中，虚拟存储器是指_。A将辅助存储器当作主存储器使用；B将高速缓存当作主存储器使用；C将主存储器当作高速缓存使用；D将主存储器当作辅助存储器使用。12一个 8K16 位的存储器，其地址线和数据线的总和是_。A28；B29；C 24；D19。13某计算机字长是32 位，它的存储容量是64KB ，按字编址，它的寻址范围是_。A16KB ；B16K；C32K；D32KB 。二、名词解释1组相连地址映射2全相连地址映射三、问答名师资料总结
4、 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 15 页 - - - - - - - - - 1. 设计题（根据题目要求写出详细作答步骤和结果。）设 CPU 共有 16 根地址线， 8 根数据线，并用MREQ（低电平有效）作访存控制信号，WR作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM （2K 8 位， 4K 4 位， 8K 8 位） ，RAM （1K 4 位， 2K 8 位， 4K 8 位）及 74ls138 译码器和其他门电路（门电路自定）。试从上述规格中选
5、用合适芯片，画出CPU 和存储芯片的连接图。要求：（1）最小 4K 地址为系统程序区，409616383 地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。Y0, Y7为变量输出端Y7G1G2AG2BCBAY6Y074 138译码器G1, G2A, G2B,为控制端C,B,A 为变量输入端1&2. 设 CPU 有 16 根地址线， 8根数据线，并用作访存控制信号（低电平有效），用作读 /写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4 位 RAM ；4K8 位RAM ；8K 8位 RAM ；2K8 位 ROM ；4K8 位 ROM ；8K8 位 R
6、OM 及 74LS138 译码器和各种门电路，如图所示。画出CPU 与存储器的连接图，要求（ 1）主存地址空间分配：6000H67FFH 为系统程序区；6800H6BFFH 为用户程序区。（ 2）合理选用上述存储芯片，说明各选几片？（ 3）详细画出存储芯片的片选逻辑图。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 15 页 - - - - - - - - - G12BGCBA7Y6Y0Y2AG2AG2BG7Y0YG1，为控制端C, B, A 为变量控制端,为输出端741
7、38 译码器&13. 某计算机的主存地址空间大小为256 MB ，按字节编址。指令Cache和数据 Cache 分离，均有 8 个 Cache行，每个 Cache行大小为64 B，数据 Cache采用直接映射方式。现有两个功能相同的程序A 和 B，其伪代码如下所示：假定int类型数据用 32 位补码表示，程序编译时i, j, sum 均分配在寄存器中，数组a 按行优先方式存放，其首地址为320（十进制数） 。请回答下列问题，要求说明理由或给出计算过程。（1）若不考虑用于Cache 一致性维护和替换算法的控制位，则数据Cache的总容量为多少？（2） 数组元素 a031 和 a11 各自所在的主
8、存块对应的Cache行号分别是多少 （Cache行号从 0 开始）？（3）程序 A 和 B 的数据访问命中率各是多少？哪个程序的执行时间更短？程序 A：int a256256; int sum_array1 ( ) int i, j, sum = 0; for ( i = 0; i 256; i+) for (j = 0; j 256; j+) sum += ai j ；return sum；程序 B：int a256256; int sum_array2 ( ) int i, j, sum = 0; for ( j = 0; j 256; j+) for ( i = 0; i B C D ，
9、现要求将中断处理次序改为D A C B 。（ 1）写出每个中断源对应的屏蔽字。（ 2）按下图时间轴给出的四个中断源的请求时刻，画出 CPU 执行程序的轨迹。设每个中断源的中断服务程序时间均为20 s。1除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O 系统各自可采用什么方法提高机器速度，各举一例简要说明。2能不能说机器的主频越快，机器的速度就越快，为什么？不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器， 由于机器周期所含时钟周期数不同，机器的速度也不同。机器周期中所含时钟周期数少的
10、机器，速度更快。此外，机器的速度还和其他很多因素有关，如主存的速度、机器是否配有Cache、总线的数据传输率、 硬盘的速度、 以及机器是否采用流水技术等等。机器速度还可以用MIPS（每秒执行百万条指令数）和CPI（执行一条指令所需的时钟周期数）来衡量。3除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6 种以上（含6 种）提B D A C 40 50 60 70 80 90 30 20 5 15 10 t ( s) 程序名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，
11、共 15 页 - - - - - - - - - 高整机速度的措施。第二章 计算机的运算方法1冯诺伊曼机工作方式的基本特点是_。A多指令流单数据流；B按地址访问并顺序执行指令；C堆栈操作；D存储器按内容选择地址。2浮点数的表示范围和精度取决于_ 。A阶码的位数和尾数的机器数形式；B阶码的机器数形式和尾数的位数；C阶码的位数和尾数的位数；D阶码的机器数形式和尾数的机器数形式。3对有关数据加以分类、统计、分析，这属于计算机在_方面的应用。A数值计算；B辅助设计；C数据处理；D实时控制。4加法器采用先行进位的目的是_ 。A优化加法器的结构；B节省器材； C加速传递进位信号；D增强加法器结构。5设寄存
12、器内容为80H，若它对应的真值是 127，则该机器数是。A原码；B补码；C反码；D移码。6在浮点机中，判断补码规格化形式的原则是_。A尾数的第一数位为1，数符任意；B尾数的符号位与第一数位相同；C尾数的符号位与第一数位不同；D阶符与数符不同。7若 9BH 表示移码（含1 位符号位）其对应的十进制数是_。A27；B-27；C-101；D101。8计算机中表示地址时，采用_ 。A原码； B补码； C反码； D无符号数。9设寄存器内容为10000000，若它等于 +0，则为 _。A原码；B补码；C反码；D移码。10当定点运算发生溢出时，应_ 。A向左规格化；B向右规格化；C发出出错信息；D舍入处理。
13、11.在整数定点机中，下述第_种说法是正确的。A原码和反码不能表示-1，补码可以表示-1；B三种机器数均可表示-1；C三种机器数均可表示-1，且三种机器数的表示范围相同；D三种机器数均不可表示-1。12设浮点数字长为32 位，欲表示 6 万的十进制数，在保证数的最大精度条件下，除阶符、 数符各取 1 位外， 阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？.答：因为 216 = 65536 则 6 万的十进制数需16 位二进制数表示。对于尾数为16 位的浮点数，因16 需用 5 位二进制数表示，即(16)十= (10000)二，故除阶符外， 阶码至少取5 位。为了保证数的最大精度，最
14、终阶码取5 位，尾数取 32 -1 - 1 - 5 = 25 位。按这样分配，当阶码大于+31 时，浮点数溢出，需中断处理。13.设机器数字长为8 位（含 1 位符号位），设 A649，B3213，计算 AB补，判断溢出并还原成真值。14.已知： A =-0.1011 ，B = -0.0110 求： A+B补，并判断结果是否溢出。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 15 页 - - - - - - - - - 15.设机器数字长为8 位（含一位符号位在内） ，
15、若 A = +15 ，B = +24 ，求 A-B补并还原成真值。16. 设 x = +1611，y = +167，试用变形补码计算x + y，并用双符号位判断结果是否溢出。18. 已知：两浮点数x = 0.1101210，y = 0.1011 201求： x + y 解： X 浮= 1 10 ， 0. 1101 Y 浮= 1 01，0.1011 （1） 求阶差并对阶： E补 = Ex Ey 补= Ex补 + - Ey补 = 00 010 + 11 111 = 00 001 即E为 1 ， x 的阶码大，应使Mx右移 1 位， Ey加 1， Y 浮= 110 ， 0. 0101（1）其中（ 1
16、）表示 My右移 1 位后移出的最低一位数。（2） 尾数和M补= MX补+ MY补00 1 1 0 1 00. 0 1 0 1 （ 1）01. 1 0 1 0 （ 1）（3） 规格化处理尾数运算结果的符号位与最高数值位为同值，应执行右规处理，结果为0.11010 （1） ，阶码为1 11 。（4） 舍入处理采用 0 舍 1 入法处理，则有0. 1 1 0 1 0 + 1 0.1 1 0 1 1 （5） 判溢出阶码符号位为00，不溢出，故得最终结果为 x + y = 2111 (0.11011)第三章 指令系统一、选择1用以指定待执行指令所在地址的是_。A指令寄存器；B数据计数器；C程序计数器；
17、D累加器。2下列说法中_是正确的。A加法指令的执行周期一定要访存；B加法指令的执行周期一定不访存；C指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。3基址寻址方式中，操作数的有效地址是_。A基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D寄存器内容加上形式地址。4变址寻址方式中，操作数的有效地址是_。A基址寄存器内容加上形式地址（位移量）；+ 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 -
18、 - - - - - - 第 9 页，共 15 页 - - - - - - - - - B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D寄存器内容加上形式地址。5程序控制类指令的功能是_。A进行主存和CPU 之间的数据传送；B进行 CPU 和设备之间的数据传送；C改变程序执行的顺序；D一定是自动加+1。6指令寄存器的位数取决于_。A存储器的容量；B指令字长；C机器字长；D存储字长。7在运算器中不包含_。A状态寄存器；B数据总线；CALU ；D地址寄存器。8直接寻址的无条件转移指令功能是将指令中的地址码送入_。APC；B地址寄存器；C累加器；DALU 。9I/O 采用统一编址时，进
19、行输入输出操作的指令是_。A控制指令；B访存指令；C输入输出指令；D程序指令1时钟周期10寻址对于实现程序浮动提供了较好的支持。A间接寻址； B变址寻址； C相对寻址； D直接寻址。11水平型微指令的特点是_。A一次可以完成多个操作；B微指令的操作控制字段不进行编码；C微指令的格式简短；D微指令的格式较长。12在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于_。A同步控制； B异步控制； C联合控制； D人工控制。13下列叙述中_是正确的。A控制器产生的所有控制信号称为微指令；B微程序控制器比硬连线控制器更加灵活；C微处理器的程序称为微程序；D指令就是微指令。14 CPU 中的
20、译码器主要用于_ 。A地址译码； B指令译码； C选择多路数据至ALU ；D数据译码。15超流水线技术是_。A缩短原来流水线的处理器周期；B在每个时钟周期内同时并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令；D以上都不对。16以下叙述中错误的是_。A指令周期的第一个操作是取指令；B为了进行取指令操作，控制器需要得到相应的指令；C取指令操作是控制器自动进行的；D指令周期的第一个操作是取数据。17垂直型微指令的特点是_。A微指令格式垂直表示；B控制信号经过编码产生；名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - -
21、 - 名师精心整理 - - - - - - - 第 10 页，共 15 页 - - - - - - - - - C采用微操作码；D采用微指令码。18计算机操作的最小单位时间是_。A时钟周期；B指令周期；CCPU 周期； D中断周期。19下列描述中_是正确的。A控制器能理解、解释并执行所有的指令；B一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C所有的数据运算都在CPU 的控制器中完成；D以上答案都正确。20以下叙述中_是错误的。A取指令操作是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指令的取指操作都是相同的；D一条指令
22、包含取指、分析、执行三个阶段。21下列叙述中_是错误的。A采用微程序控制器的处理器称为微处理器；B在微指令编码中，编码效率最低的是直接编码方式；C在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；DCMAR 是控制器中存储地址寄存器。22组合逻辑控制器与微程序控制器相比_。A两者的硬件结构系统复杂程度相同B组合逻辑控制器的硬件结构比较简单C微程序控制器的硬件结构比较简单D组合逻辑控制器易于进行指令扩充23在采用增量计数器法的微指令中，下一条微指令的地址_。A在当前的微指令中；B在微指令地址计数器中；C在程序计数器；D在 CPU 中。24由于 CPU 内部操作的速度较快，而 CPU 访
23、问一次存储器的时间较长，因此机器周期通常由 _来确定。A指令周期； B存取周期； C间址周期； D执行周期。25 RISC 机器 _。A不一定采用流水技术；B一定采用流水技术；CCPU 配备很少的通用寄存器；DCPU 配备很多的通用寄存器。26在下列寻址方式中，寻址方式需要先计算，再访问主存。A立即； B变址； C间接； D直接。27在二地址指令中是正确的。A指令的地址码字段存放的一定是操作数；B指令的地址码字段存放的一定是操作数地址；C运算结果通常存放在其中一个地址码所提供的地址中；D指令的地址码字段存放的一定是操作码。28在控制器的控制信号中，相容的信号是_的信号。A可以相互替代；B可以相
24、继出现；C可以同时出现；D不可以同时出现。29计算机操作的最小单位时间是_。A时钟周期； B指令周期； CCPU 周期； D执行周期。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页，共 15 页 - - - - - - - - - 30 CPU 不包括 _。A地址寄存器；B指令寄存器IR； C地址译码器；D通用寄存器。31. 寻址便于处理数组问题。A间接寻址； B变址寻址； C相对寻址； D立即寻址。32超标量技术是_。A缩短原来流水线的处理器周期；B在每个时钟周期内同时并
25、发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令；D以上都不对。33在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于_。A同步控制；B异步控制；C联合控制；D局部控制。二、名词解释1 机器周期在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一项工作。例如，取指令、存储器读、存储器写等，这每一项工作称为一个基本操作。完成一个基本操作所需要的时间称为机器周期。2周期挪用3微程序是将一条机器指令所需要的操作编写成一段微程序，每一个微程序包含若干条微指令，每一条微指令对应一条或多条微操作。4水平型微指令水平型微指令的特点是一次能定义并
26、执行多个并行操作的微命令。从编码方式看， 直接编码、 字段直接编码、 字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响。5超标量（Super scalar）技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。6. 机器指令由 0、1 代码组成，能被机器直接识别。机器指令可由有序微指令组成的微程序来解释，微指令也是由0、1 代码组成，也能被机器直接识别。7同步控制方式8直接编码9异步控制方式：异步控制不存在基准时标信号，微操作的时序是由专用的应答线
27、路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。10RISC RISC 是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。11直接寻址12字段直接编码： 字段直接编码就是将微指令的操作控制字段分成若干段，将一组互斥的微命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令，这种方式因靠字段直接译码发出微命令，故又有显式编码之称。13.时钟周期节拍，时钟频率的倒数，机器基本操作的最小单位。14.超流水线（Super pipe lining ）技术是将一些流水线寄存器插入到流水线段中
28、，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。15.微程序控制采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 15 页 - - - - - - - - - 16.CISC 复杂指令集计算机（Complex Instruction Set Computer，CISC） ，指令系统庞大，
29、指令功能复杂，指令格式、寻址方式多；绝大多数指令需多个机器周期完成；各种指令都可访问存储器；采用微程序控制；有专用寄存器，少量；难以用优化编译技术生成高效的目标代码程序；三、应用题1某机主存容量为4M16 位，且存储字长等于指令字长，若该机的指令系统具备97 种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。答：（1）一地址指令格式为（1 分）OP M A OP 操作码字段，共7 位，可反映85 种操作；M
30、 寻址方式特征字段，共3 位，可反映6 种寻址方式；A 形式地址字段，共16 7 3 = 6 位（1 分）（2）直接寻址的最大范围为26 =64 （1 分）（3）由于存储字长为32 位，故一次间址的寻址范围为216 = 65536（1 分）相对寻址的位移量为 32 + 31 （1 分）2微程序控制器包含哪几个部分，说明每个部分的功能。3下图为主机框图，根据要求回答：I/O主存储器存储体MARMDRRRRRRRRRRRRCPU运算器MQPCCU控制单元IRACCALUX控制器（1）若存储器容量为64K32 位，指出图中各寄存器的位数；（2）写出组合逻辑控制器完成STA X （X 为主存地址） 指
31、令发出的全部微操作命令及节拍安排。（3）若采用微程序控制，还需增加哪些微操作？4. 设有计算机的CPU 数据通路及其与存储器的连接结构如下图所示，其中，R0R3 为通用寄存器， IR 为指令寄存器，PC 为程序计数器，SP 为堆栈指针， C 和 D 为暂存器， MAR为存储器地址寄存器，MDR 为存储器数据缓冲寄存器。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 15 页 - - - - - - - - - 试写出指令ADD R3， （R1）的执行流程。指令功能为加法
32、操作，其中R3 为采用寄存器寻址目的操作数，(R1)为采用寄存器间接寻址的源操作数。答： PC-MAR PC+1-PC M-MDR ，MDR-IR R3-C R1-MAR M-MDR ，MDR-D C-A D-B A+B-R3 5、假定在一个8 位字长的计算机中运行如下类C 程序段：unsigned int x = 134; unsigned int y = 246; int m = x; int n = y; unsigned int z1 = x-y; unsigned int z2 = x+y; int k1 = m -n; int k2 = m+n; 若编译器编译时将8 个 8 位寄存
33、器R1 R8 分别分配给变量x、y、m、n、z1 、z2 、k1 和 k2 。请回答下列问题（提示：带符号整数用补码表示）（ 1）执行上述程序段后，寄存器R1、R5 和 R6 的内容分别是什么？（用十六进制表示）（ 2）执行上述程序段后，变量m 和 k1 的值分别是多少？（用十进制表示）（ 3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种能否利用同一个加法器及辅助电路实现？简述理由。（ 4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？名师资料总结 - - -精品资料欢迎下载 - - - - - - - -
34、- - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 15 页 - - - - - - - - - 6. 某计算机字长16 位，采用16 位定长指令字结构，部分数据通路结构如右图所示，图中所有控制信号为1 时表示有效、为0 时表示无效，例如控制信号MDRinE 为 1 表示允许数据从 DB 打入 MDR ，MDRin 为 1 表示允许数据从内总线打入MDR 。假设 MAR 的输出一直处于使能状态。加法指令“ADD ( R1) ，R0”的功能为 (R0) +( R1)( R1) ，即将R0 中的数据与R1 的内容所指主存单元的数据相加，并将结果送入R
35、1 的内容所指主存单元中保存。下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。时钟功能有效控制信号C1 MAR ( PC)PCout，MARin C2 MDR M( MAR )PC(PC) +1 MemR ，MDRinE PC+1 C3 IR ( MDR )MDRout ，IRin C4 指令译码无第四章 CPU 的结构和功能第五章 控制单元的功能第六章 控制单元的设计名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 15 页，共 15 页 - - - - - - - - -