IC芯片封装流程学习课程.pptx

《IC芯片封装流程学习课程.pptx》由会员分享，可在线阅读，更多相关《IC芯片封装流程学习课程.pptx（43页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、FOL Back Grinding背面减薄背面减薄Taping粘胶带粘胶带BackGrinding磨片磨片De-Taping去胶带去胶带将从晶圆厂出来的将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到进行背面研磨，来减薄晶圆达到 封装需要的厚度（封装需要的厚度（8mils10mils）；）；磨片时，需要在正面（磨片时，需要在正面（Active Area）贴胶带保护电路区域）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；同时研磨背面。研磨之后，去除胶带，测量厚度；第1页/共43页第一页，编辑于星期六：一点 十五分。FOL Wafer Saw晶圆切割晶圆切割Wafer Mo

2、unt晶圆安装晶圆安装Wafer Saw晶圆切割晶圆切割Wafer Wash清洗清洗将晶圆粘贴在蓝膜（将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；）上，使得即使被切割开后，不会散落；通过通过Saw Blade将整片将整片Wafer切割成一个个独立的切割成一个个独立的Dice，方便后面的，方便后面的 Die Attach等工序；等工序；Wafer Wash主要清洗主要清洗Saw时候产生的各种粉尘，清洁时候产生的各种粉尘，清洁Wafer；第2页/共43页第二页，编辑于星期六：一点 十五分。FOL Wafer Saw晶圆切割晶圆切割Wafer Saw MachineSaw Bla

3、de(切割刀片切割刀片)：Life Time：9001500M；Spindlier Speed：3050K rpm：Feed Speed：3050/s;第3页/共43页第三页，编辑于星期六：一点 十五分。FOL 2nd Optical Inspection二光检查二光检查主要是针对主要是针对Wafer Saw之后在显微镜下进行之后在显微镜下进行Wafer的外观检查，是否有出现的外观检查，是否有出现废品废品。Chipping Die 崩崩 边边第4页/共43页第四页，编辑于星期六：一点 十五分。FOL Die Attach 芯片粘接芯片粘接Write Epoxy点银浆点银浆Die Attach芯

4、片粘接芯片粘接Epoxy Cure银浆固化银浆固化Epoxy Storage：零下零下50度存放；度存放；Epoxy Aging：使用之前回温，除去使用之前回温，除去气泡；气泡；Epoxy Writing：点银浆于点银浆于L/F的的Pad上，上，Pattern可选可选；第5页/共43页第五页，编辑于星期六：一点 十五分。FOL Die Attach 芯片粘接芯片粘接芯片拾取过程：芯片拾取过程：1、Ejector Pin从从wafer下方的下方的Mylar顶起芯片，使之便于顶起芯片，使之便于 脱离蓝膜；脱离蓝膜；2、Collect/Pick up head从上方吸起芯片，完成从从上方吸起芯片，完

5、成从Wafer 到到L/F的运输过程；的运输过程；3、Collect以一定的力将芯片以一定的力将芯片Bond在点有银浆的在点有银浆的L/F 的的Pad上，具体位置可控；上，具体位置可控；4、Bond Head Resolution： X-0.2um；Y-0.5um；Z-1.25um；5、Bond Head Speed：1.3m/s；第6页/共43页第六页，编辑于星期六：一点 十五分。FOL Die Attach 芯片粘接芯片粘接Epoxy Write：Coverage 75%;Die Attach：Placement99.95%的高纯的高纯 度的锡（度的锡（Tin），为目前普遍采用的技术，符合

6、），为目前普遍采用的技术，符合 Rohs的要求；的要求； Tin-Lead：铅锡合金。：铅锡合金。Tin占占85%，Lead占占 15%，由于不符合，由于不符合Rohs，目前基本被淘汰；，目前基本被淘汰；第23页/共43页第二十三页，编辑于星期六：一点 十五分。EOL Post Annealing Bake（电镀退火）（电镀退火）目的：目的： 让无铅电镀后的产品在高温下烘烤一段时间，目的在于让无铅电镀后的产品在高温下烘烤一段时间，目的在于 消除电镀层潜在的晶须生长（消除电镀层潜在的晶须生长（Whisker Growth）的问题）的问题;条件：条件： 150+/-5C; 2Hrs；晶须晶须晶须，

7、又叫晶须，又叫Whisker，是指锡在长时间的，是指锡在长时间的潮湿环境和温度变化潮湿环境和温度变化环境下生长出的一种环境下生长出的一种须状晶体，可能导致须状晶体，可能导致产品引脚的短路产品引脚的短路。第24页/共43页第二十四页，编辑于星期六：一点 十五分。EOL Trim&Form（切筋成型）（切筋成型）Trim：将一条片的：将一条片的Lead Frame切割成单独的切割成单独的Unit（IC）的过程；）的过程；Form：对：对Trim后的后的IC产品进行引脚成型，达到工艺需要求的形状，产品进行引脚成型，达到工艺需要求的形状， 并放置进并放置进Tube或者或者Tray盘中；盘中；第25页/

8、共43页第二十五页，编辑于星期六：一点 十五分。EOL Trim&Form（切筋成型）（切筋成型）Cutting Tool&Forming PunchCutting DieStripper PadForming Die1234第26页/共43页第二十六页，编辑于星期六：一点 十五分。EOL Final Visual Inspection（第四道光检）（第四道光检）Final Visual Inspection-FVI在低倍放大镜下，对产品外观进行在低倍放大镜下，对产品外观进行检查。主要针对检查。主要针对EOL工艺可能产工艺可能产生的废品：例如生的废品：例如Molding缺陷，缺陷，电镀缺陷和电

9、镀缺陷和Trim/Form缺陷等；缺陷等；第27页/共43页第二十七页，编辑于星期六：一点 十五分。IC Process FlowCustomer客客 户户IC DesignIC设计设计Wafer Fab晶圆制造晶圆制造Wafer Probe晶圆测试晶圆测试Assembly& TestIC 封装测试封装测试SMTIC组装组装第28页/共43页第二十八页，编辑于星期六：一点 十五分。IC Package （IC的封装形式）的封装形式）Package-封装体：封装体：指芯片（指芯片（Die）和不同类型的框架（）和不同类型的框架（L/F）和塑封料（）和塑封料（EMC）形）形成的不同外形的封装体。成的

10、不同外形的封装体。IC Package种类很多，可以按以下标准分类：种类很多，可以按以下标准分类： 按封装材料划分为：按封装材料划分为： 金属封装、陶瓷封装、塑料封装金属封装、陶瓷封装、塑料封装 按照和按照和PCB板连接方式分为：板连接方式分为： PTH封装和封装和SMT封装封装 按照封装外型可分为：按照封装外型可分为： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；等；第29页/共43页第二十九页，编辑于星期六：一点 十五分。IC Package （IC的封装形式）的封装形式） 按封装材料划分为：按封装材料划分为： 金属封装陶瓷封装 塑料封装金属封装主要用于军工或航天技术，

11、无商金属封装主要用于军工或航天技术，无商业化产品；业化产品；陶瓷封装优于金属封装，也用于军事产陶瓷封装优于金属封装，也用于军事产品，占少量商业化市场；品，占少量商业化市场；塑料封装用于消费电子，因为其成本低，工艺塑料封装用于消费电子，因为其成本低，工艺简单，可靠性高而占有绝大部分的市场份额；简单，可靠性高而占有绝大部分的市场份额；第30页/共43页第三十页，编辑于星期六：一点 十五分。IC Package （IC的封装形式）的封装形式） 按与按与PCB板的连接方式划分为：板的连接方式划分为： PTHSMTPTH-Pin Through Hole, 通孔式；通孔式；SMT-Surface Mou

12、nt Technology，表面贴装式。，表面贴装式。目前市面上大部分目前市面上大部分IC均采为均采为SMT式的式的SMT第31页/共43页第三十一页，编辑于星期六：一点 十五分。IC Package （IC的封装形式）的封装形式） 按封装外型可分为：按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；等； 决定封装形式的两个关键因素决定封装形式的两个关键因素: 封装效率。芯片面积封装效率。芯片面积/封装面积，尽量接近封装面积，尽量接近1:1； 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；引脚数。引脚数越多，越高级，但是工艺难度也相应增加； 其中，其

13、中，CSP由于采用了由于采用了Flip Chip技术和裸片封装，达到了技术和裸片封装，达到了 芯片面积芯片面积/封装面积封装面积=1:1，为目前最高级的技术；，为目前最高级的技术；封装形式和工艺逐步高级和复杂封装形式和工艺逐步高级和复杂第32页/共43页第三十二页，编辑于星期六：一点 十五分。IC Package （IC的封装形式）的封装形式） QFNQuad Flat No-lead Package 四方无引脚扁平封装四方无引脚扁平封装 SOICSmall Outline IC 小外形小外形IC封装封装 TSSOPThin Small Shrink Outline Package 薄小外形封

14、装薄小外形封装 QFPQuad Flat Package 四方引脚扁平式封装四方引脚扁平式封装 BGABall Grid Array Package 球栅阵列式封装球栅阵列式封装 CSPChip Scale Package 芯片尺寸级封装芯片尺寸级封装 第33页/共43页第三十三页，编辑于星期六：一点 十五分。IC Package Structure（IC结构图）结构图）TOP VIEWSIDE VIEWLead Frame 引线框架引线框架Gold Wire 金金 线线Die Pad 芯片焊盘芯片焊盘Epoxy 银浆银浆Mold Compound 环环氧树脂氧树脂第34页/共43页第三十四页

15、，编辑于星期六：一点 十五分。Raw Material in Assembly(封装原材料封装原材料)【Wafer】晶圆晶圆第35页/共43页第三十五页，编辑于星期六：一点 十五分。Raw Material in Assembly(封装原材料封装原材料)【Lead Frame】引线框架引线框架提供电路连接和提供电路连接和Die的固定作用；的固定作用；主要材料为铜，会在上面进行镀银、主要材料为铜，会在上面进行镀银、 NiPdAu等材料；等材料；L/F的制程有的制程有Etch和和Stamp两种；两种；易氧化，存放于氮气柜中，湿度小易氧化，存放于氮气柜中，湿度小 于于40%RH;除了除了BGA和和C

16、SP外，其他外，其他Package都会采用都会采用Lead Frame， BGA采用的是采用的是Substrate；第36页/共43页第三十六页，编辑于星期六：一点 十五分。Raw Material in Assembly(封装原材料封装原材料)【Gold Wire】焊接金线焊接金线实现芯片和外部引线框架的电性和物实现芯片和外部引线框架的电性和物 理连接；理连接；金线采用的是金线采用的是99.99%的高纯度金；的高纯度金；同时，出于成本考虑，目前有采用铜同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低，线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低；同时工艺难度加

17、大，良率降低；线径决定可传导的电流；线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和和2.0mils；第37页/共43页第三十七页，编辑于星期六：一点 十五分。Raw Material in Assembly(封装原材料封装原材料)【Mold Compound】塑封料塑封料/环氧树脂环氧树脂主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）；模剂，染色剂，阻燃剂等）；主要功能为：在熔融状态下将主要功能为：在熔融状态下将Die和和Lead Frame包裹起来，包裹起来， 提供物理和

18、电气保护，防止外界干扰；提供物理和电气保护，防止外界干扰；存放条件：零下存放条件：零下5保存，常温下需回温保存，常温下需回温24小时；小时；第38页/共43页第三十八页，编辑于星期六：一点 十五分。Raw Material in Assembly(封装原材料封装原材料)成分为环氧树脂填充金属粉末（成分为环氧树脂填充金属粉末（Ag）；）；有三个作用：将有三个作用：将Die固定在固定在Die Pad上；上； 散热作用，导电作用；散热作用，导电作用；-50以下存放，使用之前回温以下存放，使用之前回温24小时小时；【Epoxy】银浆银浆第39页/共43页第三十九页，编辑于星期六：一点 十五分。Typi

19、cal Assembly Process FlowFOL/前段前段EOL/中段中段Plating/电镀电镀EOL/后段后段Final Test/测试测试第40页/共43页第四十页，编辑于星期六：一点 十五分。FOL Front of Line前段工艺前段工艺BackGrinding磨片磨片WaferWafer Mount晶圆安装晶圆安装Wafer Saw晶圆切割晶圆切割Wafer Wash晶圆清洗晶圆清洗Die Attach芯片粘接芯片粘接Epoxy Cure银浆固化银浆固化Wire Bond引线焊接引线焊接2nd Optical第二道光检第二道光检3rd Optical第三道光检第三道光检EOL第41页/共43页第四十一页，编辑于星期六：一点 十五分。The End Thank You！第42页/共43页第四十二页，编辑于星期六：一点 十五分。感谢您的观看！第43页/共43页第四十三页，编辑于星期六：一点 十五分。