《2022年2022年集成电路芯片的原理及其应用 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年集成电路芯片的原理及其应用 .pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、- 1 - 集成电路芯片的原理及其应用摘要：基于分组网络的电路仿真服务在分组网络上提供了一种传输传统电路交换业务的方法，对于现代网络融合具有重要意义。为了实现分组网络中的E1 信号传送，提出一种分组电路仿 真 处理 芯片 的实 现方案 ， 并完 成了 芯 片 设计 及 应 用试 验。 芯 片 实施 协议 符 合IETF(internet engineeringtask force)PWE3(pseudo wire emulation edge-to-edge)工作组的相关建议草案， 芯片内部集成全数字自适应时钟提取算法和服务恢复策略。目前基于该芯片方案的验证系统已经通过了10100Mb以太网和
2、 80211a 无线网络的环境测试。结果表明：该实现方案能够有效抑制分组网络传输抖动和传输误码导致的服务失效，可以应用于多种网络环境。当前数据业务已经逐渐超过了传统的时分复用(time division multiplexing，TDM)业务，在网络中占据了主导地位； 数据分组传送技术也已经取代电路交换技术成为建设下一代网络的主要技术方案。 分组电路仿真提供了一种可行的网络融合和过渡方案，它可以在分组交换网上透明传输具有恒定速率的TDM 数据流，利用分组交换网来提供传统的时分复用业务。 CESoP 技术的标准化工作已经在多个标准化组织中进行。其中，IETF 制定的边缘到边缘的伪线仿真技术得到了
3、较为广泛的应用。目前，RAD公司已经开发出 IPmux系列电路仿真设备； Zarlink公司已经开发出了分组电路仿真业务处理器芯片。本 文提 出 一 种 CESoP芯片 实现 方案 ，其 处理 协 议 符合 IETF PWE3 工 作组 关于CESoPSN(circuitemulation setvice overpacket：switched networks)的建议草案，相比其他芯片具有以下优点：内部集成自适应定时恢复算法，无须外部处理器干预；采用全数字的恢复算法，可以方便地实现系统集成；片内实现基于差错掩蔽的服务恢复策略，可以有效地抑制由于数据分组丢失造成的TDM设备故障 ; 采用片外S
4、DRAM(synchrono-us dynamic randomaccess memory) 存储器可以实现最多 256 ms 的抖动抑制时间。1. 芯片方案结构芯片主要由以太网媒体访问控制单元、协议处理单元、队列管理单元、队列仲裁单元、时隙分配单元、时隙提取单元、共享存储管理单元、SDRAM 控制单元、 E1处理单元、 E1接口单元以及微处理器接口单元等构成，1)上行 TDM 数据流。由 E1接口至 MII(media independentinterface)接口，来自 E1接口的 TDM 数据进行线路解码，通过E1处理单元完成数据定帧和时钟提取，再通过时隙提取单元取出需要传送的有效时隙和
5、信令， 并通过共享存储管理单元保存到外部存储器中，队列仲裁单元根据E1队列优先级通过共享存储管理单元从外部存储器中读出相应的E1数据并将其发送到协议处理单元， 其根据设定的协议格式将TDM 数据封装到以太网数据帧中，数据帧通过以太网媒体访问控制 (media access control，MAC) 处理单元最终被发送到以太网MII 接口。下行 TDM 数据流 , 由 MII 接口至 E1接口，到达目的地的以太网数据帧经过MAC 处理单元和协议处理单元处理，提取出有效的E1数据分组并将其通过共享存储管理单元保存到外部存储器中，队列管理单元对接收到的El 数据分组进行缓存管理、重排序、抖动平滑、差
6、错掩蔽等处理，时隙分配单元根据输出E1接口的情况，通过共享存储管理单元从外部存储器中读出相应的E1数据，重新生成E1数据帧，然后发送到E1处理单元进行时钟恢复和编码处理，最后形成标准格式的E1数据帧发送到 E1接口。上行 MCU 数据流 , 由 MCU 接口至 MII 接口，外部微处理器通过MCU 接口将控制数据分组名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 4 页 - - - - - - - - - - 2 - 写入芯片外部的存储器， 当上行 TDM 数据流发送空闲
7、时， 队列仲裁单元通过共享存储管理单元将控制数据分组从外部存储器读入，控制分组经过协议处理单元和MAC单元进行封装，最后发送到 MII 接口。下行 MCU 数据流 , 由 MII 接口至 MCU 接口，首先到达目的地的以太网数据帧经过MAC处理单元和协议处理单元处理， 根据设定的过滤条件提取出控制分组并将其通过共享存储管理单元保存到外部存储器中，外部微处理器在适当的时候将控制分组读出。2 芯片实现关键技术21 定时恢复技术目前针对时钟恢复问题，已经提出了多种算法。在芯片设计中，实现了一种基于统计预测的全数字定时恢复方案，并在实际测试中取得了良好的性能。该方案将整个定时恢复过程分为 3个子过程：
8、定时预测、缓冲区调整和时钟合成。定时预测过程通过观测TDM 数据分组的到达间隔信息，估算发送定时。令Tr(k) 为接收到的第 k 个数据分组和第 k-1 个数据分组之间的到达间隔；发送端数据分组间隔具有固定值 Tp;令 J(k) 为接收到的第 k 和 k-1 个数据分组之间的噪声间隔。那么可以通过观测 Tr(k) 得到关于 Tp的无偏估计。数据分组的传输抖动具有随机性，如果直接采用观测值估算发送定时将导致很大的误差。观测到的间隔值首先通过预滤波处理，去除噪声间隔的高频分量。采用移动平均窗口算法完成预滤波处理，令Trf(k)表示通过滤波的间隔预测值。其中 M代表移动平均窗口的宽度。可见，如果M越
9、大，则滤波效果越好，但是存储量和计算量越大。由于接收端已知TDM 数据流的发送标称频率Fn 和分组内封装的TDM 净荷长度 L，并且 TDM数据流的实际频率值Fs 处于范围 (Fn- ，Fn+) 之内，根据此先验信息对预测值进行限幅处理。一般的时钟合成方法采用基于VCO PLL 等模拟元件的方案，不利于整个系统集成在单片芯片中。在设计中，实现了一种全数字的时钟合成方案，从高速参考时钟中扣除一定比率的时钟脉冲，然后分频得到最终的合成时钟。该时钟可以直接用于TDM 业务接口，不需要额外的平滑和去抖动处理。取高频参考时钟Fh，其满足如下条件 : 根据 ，在 Fh 中均匀的扣除脉冲，即可以得到合成时钟
10、的N倍频，如图 2所示。在理想条件下，时钟合成引入的抖动小于等于 l N脉冲宽度。由于数据分组网的统计特性和传输误码，到达接收端的数据分组存在乱序、 重复接收、丢包等问题，必须在接收端缓冲区中保持一定量的数据，以便进行数据分组的乱序重组、抖动抑制等处理。较大的数据分组缓存可以更加有利于抑制延时和抖动造成的数据丢失，但是也将增大整个系统的处理延时。在设计中，采用动态缓冲区调整策略，在系统设定的最大抖动抑制时间条件下，实时统计到达数据分组的抖动特性，动态调整缓冲数据量，以达到最小的系统延时。设定芯片最大缓存深度D ，芯片内部的队列管理模块统计在一个统计周期内的缓存队列最大、最小和统计平均深度(Hm
11、ax 、Hmin 和 Hsa)，然后计算得到缓存队列的理想深度Hp和频率调整因子R 。其中 A为频率调整幅度。频率调整因子R送到时钟合成模块，对输出频率进行微调， R为正值代表频率增加，否则频率减小。从式(10) 或(11) 可以看到：如果 Hp在系统设定的缓存容量范围内，频率调整因子 R促使 Hmin趋近于 0；如果 Hp已经超名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 4 页 - - - - - - - - - - 3 - 出设定范围， 频率调整因子 R促使当前
12、Hsa值向缓存中部移动， 最大可能地减小数据分组丢失。22 服务恢复策略CESoPSN 协议通过 UDP协议传送 TDM数据分组，发生数据分组丢失是不可避免的。数据分组丢失将导致最终恢复的TDM 码流出现大量的突发误码， 导致 TDM 设备出现同步丢失告警，甚至连接丢失。 在一定分组丢失率的环境下， CESoP 线路性能将不能满足接收端TDM设备的要求，传输链路将不可用，因此，必须实施一定的服务恢复策略，以保证TDM 数据分组中的结构信息。在设计中，通过在发送端选择特定的数据分组封装方案，加强相邻数据分组内部关键时隙的相关性，在接收端根据相邻数据分组信息预测丢失的信息，取代丢失分组，保证 TD
13、M 关键时隙结构保持一定程度的完整性。采用这种服务恢复策略不仅可以有效地克服由于数据分组丢失造成的服务失效，而且可以改善语音传输质量。在应用测试中，将系统连接到PCM 语音设备，取得了很好的性能。3 芯片设计和测试结果采用 Altera公司的可编程器件EPlCl2 实现了芯片验证原型，并开发了应用环境试验设备，分别在 10100Mb以太网环境和 80211a 无线网络环境进行了系统性能测试，测试环境没有其他的业务流量。 测试采用级联环回测试， 即设备 A的所有 TDM 接口配置为远端环回模式；设备 B的 TDM 接口1发送端和接口 4接收端分别与测试仪的发送和接收端相连，设备 B 的 TDM接
14、口1接收端与接口 2发送端相连，接口 2接收端与接口 3发送相连，接口 3接收端与接口 4发送端相连。在 80211a 无线网络环境下，测试了3路级联的情况，因为当使用4路级联时，系统出现大量误码，说明80211a 无线链路带宽已经不能满足4路双向E1数据流的 CESoP 传输需求。在测试中，采用HP37717A PDH SDH 测试仪作数据的产生和检测设备 ,TDM数据流性能指标与相关标准的比较见表1。其中单元间隔 (unit interval，UI) 是衡量抖动的常用单位，表示1 bit数据的周期。从测试结果可以看出： 10100M 以太网具有较为理想的网络环境，数据分组传输抖动较小，最后
15、的抖动指标主要来源于时钟合成模块的系统抖动；80211a 无线网络带宽已经不能满足 4路 CESoP的数据传输，数据分组具有较大的传输延时和抖动，测试得到的抖动指标主要依赖于网络环境。4 芯片典型应用在骨干分组网环境中， CESoP系统可以提供透明的TDM 传输链路，实现TDM 设备之间的互联，避免网络重复建设和提供备用链路。 由于 CESoP 技术基于 TCP IP 中的 UDP 协议，因此，骨干网可以基于多种网络技术，例如万兆以太网、MSTP(multi-setvice transport platform)等。采用 CESoP 技术可以在基于分组的接入网络上支持传统的TDM 业务。 CE
16、SoP 芯片集成优先级队列管理和QoS(quality of service) 机制，能够保证语音等实时业务的传输质量。将数据业务和 TDM 业务集成到统一的以太网传输平台，可以有效地降低宽带接入的成本和复杂度。 CESoP 技术与无线技术相结合，能够提供多种灵活的应用。将CESoP 技术应用于无线局域网环境，可以实现一个具有语音、数据等多种业务通信能力的综合网络。在某些特殊环境下，例如地理位置不利于架设有线链路，或者需要临时快速构建区域网络等，采用CESoP 技术和无线局域网技术相结合的网络具有突出的优势。5 结论名师资料总结 - - -精品资料欢迎下载 - - - - - - - - -
17、- - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 4 页 - - - - - - - - - - 4 - 网络融合是现代网络的发展方向，本文提出的基于分组网络的电路仿真处理专用芯片方案，可以有效地实现基于El 的电信业务在分组网络中的传输，为TDM 网络和分组网络的融合提供了一条可行的技术方案。目前，基于该芯片方案的验证系统已经通过了10100Mb以太网和 80211a 无线网络的环境测试， 结果表明该实现方案能够有效抑制分组网络中的传输抖动和传输误码导致的服务丢失，可以应用于多种网络环境。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 4 页 - - - - - - - - -