《数字电子技术课程设计实验报告.docx》由会员分享，可在线阅读，更多相关《数字电子技术课程设计实验报告.docx（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电子技术课程设计实验报告 常州工学院 数字电子技术课设报告 课题名称数字电子计数器 学院计算机信息工程学院 学期2022-2022学年第一学期 专业通信工程 学号14030724 姓名王明高 班级14 通信一 2022 年12月30日 目录 一设计目的和意义 (4) 二设计内容和要求 (4) 三设计思路 (5) 3.1数字计时器的基本原理 (5) 3.1.1石英晶体振荡器设计 (6) 3.1.2石英晶体振荡器设计分频器设计 (7) 3.1.3计数器设计 (8) 3.1.4译码和显示电路 (9) 3.1.5校时电路 (10) 3.1.7控制电路设计 (11) 3.1.8鸣叫电路 (12) 四
2、器件的选用 (13) 4.1器材 (13) 4.1.1元器件 (13) 4.1.2仪器 (14) 4.2其他问题和原则 (14) 五如问用实验箱来实现课题，在实现课题时碰到了哪些实际问题？如何处理？如何提高工作效率？ (15) 六通过本次课程设计，谈谈心得体会。 (16) 七附件一 (16) 八附件二：原理图、接线图等 (20) 连线实物图： (23) 九附件三：元件清单表 (23) 一设计目的和意义 本课题设计的是数字电子计时器，它包含两个电路部分数字电子计时电路和整点报时电路。对于数字电子计时器电路来说目的就是了解计时器主体电路的组成及工作原理；熟悉采用异步时序电路设计方法实现课题要求；熟
3、悉集成电路及有关电子元器件的使用。而整点报时电路主要是为了掌握异步时序电路设计方法，结合课题一完成整点报时电路设计，解决有关实际问题，锻炼综合应用能力。 二设计内容和要求 2.1数字电子计时电路的设计要求为： 1根据计时器的方框图和指定器件，完成计时器主体电路设计及实验； 2利用异步时序电路的方法，设计一个24进制的时控电路，要求当计数器运行到23时59分59秒时，秒个位计数器再接收一个秒脉冲信号后，计数器自动显示为00时00分00秒，完成进制的计时要求； 3具有校时、分、秒； 4在实验板上安装、调试出课题所要求的计时器； 5画出逻辑电路图、时序图，并写出设计报告。 2.2整点报时电路的设计要
4、求如下： 1计一个电路，当计时器每逢运行到整点时，皆要发出整点报时鸣叫声； 2报时信号模拟上海人民广播电台的报时频率，前五响为低音（750HZ）， 后一响为高音（1000HZ）； 3开始鸣第一响，整点时鸣最后一响，共鸣叫六响； 4每次鸣叫历时0.5秒； 5画出有关时序图及原理图。 三设计思路 3.1数字计时器的基本原理 数字计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成，各部分电路都是数字电路中应用最广的基本电路。计时器主体框图如图11所示。石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒 一次的方波作为秒信号。秒信号送入计数器进行计数，并将累计结果以“时”、
5、“分”、“秒”的数字显示出来。“秒”显示由两级计数器和译码器组成的十进制电路实现。 “分”显示电路与“秒”相同；“时”显示电路由两级计数器和译码器组成的二十四进制计数电路来实现。所有计时结果由六位LED七段显示器显示。现分别介绍如下： 图11 计时器主体电路框图 3.1.1石英晶体振荡器设计 石英晶体振荡器的作用是产生一个标准频率信号，然后再由分频器分成时间秒脉冲，因此振荡器振荡的精度与稳定度，决定了计时器的精度和质量。 振荡电路由石英晶体、微调电容、反相器构成，如图12所示。图中Rf 为反馈电阻（10100M），目的是为CMOS反相器提供偏置，使其工作在放大状态（而不是作反相器用）。C1是频
6、率微调电容取3/25PF，C2是温度特性校正用电容，一般取2050PF。非门2起整形作用。晶体振荡器件目前多数采用石英电子手表用晶振32768HZ，32768是2的15次方，经过15级二分频即可得到1HZ(信号)。 从时钟精度考虑，晶振频率愈高，计时精度就愈高，但耗电将增大。 图12 晶体振荡电路 晶体振荡电路仿真图 3.1.2石英晶体振荡器设计分频器设计 采用32768HZ晶振，用n位二进制计数器进行分频，可得1/2n频率信号，要得到1秒信号，则n=15。 根据以上分析，可用CD4060十四位串行计数器振荡器来实现分频和振荡。如图13所示，但由于CD4060只能实现14级分频，少了一级分频，
7、所以必须外加一级分频，可用CD4013双D触发器来实现。 图3-1 秒脉冲信号发生器 3.1.3计数器设计 来自分频器的秒信号，分别送到秒、分、时的十位和个位。秒、分计数器为60进制，小时计数器为24进制。这种计数器的设计可采用异步反馈置零法，先按二进制计数级联起来构成计数器，当计数状态达到所需的模值后，经门电路译码、反馈，产生“复位”脉冲将计数器清零，然后重新开始进行下一循环。160进制计数 秒计数器由秒个位计数器JS1和秒十位计数器JS2组成。JS1组成十进制计数，JS2组成六进制计数。 十进制计数用反馈归零法设计，在课本上介绍较多，这里不再多讲。如果用CD4510（四位十进制计数器）来设
8、计本课题，那么十进制计数设计更简单了。 六进制计数的反馈方法是当CP输入第六个脉冲时，输出状态“Q3Q2Q1Q0=0110”，用与门将Q2Q1取出，送到计数器CR清零端，使计数器归零，从而实现六进制计数。如图14采用CD4510设计的60进制计数器， 可作为秒、分计数器用。在图14中，“个位”向“十位”的进位通过“非门”进行，请同学们解释原理，还有其它更好的方法吗？请同学们画出逻辑图。 图14采用CD4510组成的60进制计数器 如果采用CD4516（四位二进制计数器）来设计60进制计数器，那么必须考虑个位十进制计数的归零，请同学们自己考虑。 224进制计数 当个位计数状态为“Q3Q2Q1Q0
9、=0100”，十位计数状态为“Q3Q2Q1Q0=0010”时，即24时，通过把个位Q2、十位Q1相与后的信号送到个位、十位清零端CR，使计数器复零，从而实现24进制计数。如图15所示。 3.1.4译码和显示电路 译码是把给定的代码进行翻译，变成相应的状态。用来驱动LED七段码的译码器常用的有CD4511中规模集成电路，它具有四位输入码BCD码（带锁存） 输出七段码（带驱动）的功能。请同学们查阅CD4511的引脚和真直表（功能表）的资料。 图16 一位显示电路 图16为利用CD4511译码构成的一位LED七段码显示电路。 3.1.5校时电路 刚接通电源时，时钟都需要进行时间校准。图17所示的校时
10、电路由CMOS 电路和三只开关（K1K3）组成，分别实现对时、分、秒的校准。开关选择有“正常”和“校时”两档。 校“时”、“分”的原理比较简单，当开关打在“校时”状态，秒脉冲时进入个位计数器，实现校对功能。 校“秒”时，送入2HZ（0.5秒）信号，可方便快速校对。图中与非门电路可采用CD4011实现。 校时电路如下图： 3.1.6整点报时电路原理 当计时器运行到59分55秒时，要求控制电路每秒发出一个信号F1，连发5个信号去控制鸣叫电路，使喇叭连续鸣叫五响，鸣叫时间从某点59分55秒开始，鸣叫频率f1=750HZ低音。当计时器运行到整点时，要求发出另一个信号F2去控制鸣叫电路，使喇叭鸣叫一响，频率f1=1000HZ（高音），每次鸣叫历 时0.5秒。 图3-2 识别电路 鸣叫声是每秒一次，而且每次鸣叫历时0.5秒。所以可选秒脉冲信号作为控制电路输入信号X1。另外必须有一个识别电路，能识别59分55秒和整点时间，如图21所示，当计时器59分55秒时，输出一个高电平，当计时器整点时，输出信号变为低电平，从而辨别出55秒59秒和整点。 鸣叫电路可由两个振荡器分别产生750HZ和1000HZ信号，由F1、F2控制切换，推动讯响器工作。 3.1.7控制电路设计