《数字电子技术课程设计报告.pdf》由会员分享，可在线阅读，更多相关《数字电子技术课程设计报告.pdf（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1/8 数字电子技术课程设计报告 课题：数字钟的设计与制作 学 年：09 学年学 期：第二学期 专业：民航机务工程 班级：0707301 XX：070730123 欧阳晓宇 070730126 蔡秋政 时间：2009 年 6 月 20 日2009 年 6 月 26 日 2/8 数字电子技术课程设计报告 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从
2、而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计内容及要求（1）设计指标 由晶振电路产生 1HZ 标准秒信号；分、秒为 0059 六十进制计数器；时为 0023 二十四进制计数器；周显示从 1日为七进制计数器；具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；整点具有报时功能，当时间到达整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。（2）设计要求 画出电路原理图（或仿真电路图）；元器件
3、及参数选择；3/8 电路仿真与调试。（3）制作要求 自行装配和调试，并能发现问题和解决问题。（4）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如图（1）所示。由图（1）可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校对电路；六十进制秒、分计数器、二十进制时计数器及七十进制日计数器；以及秒、分、
4、时的译码显示部分等。显 示 器 显 示 器 显 示 器 显 示 器 译码器 译码器 译码器 译码器 7 进制周计数器 24 进制时计数器 60 进制分计数器 60 进制秒计数器 晶体振荡分频器 4/8 四、主要部分的实现方案 1 秒脉冲电路 由晶振 32768Hz 经 CD4060 分频为 2Hz，再经过 74LS74 一次分频，即得 1Hz 标准秒脉冲，提供给时钟计数脉冲。如图示：20pF 74LS74 10 Q1Hz CD4060 Q14 C1 320pF 1D 11 R 32768Hz 22M 12 秒脉冲发生器 2 时间计数器电路 由 6 个 74LS90 计数器组成时分秒的计数电路，
5、74LS90 是 4 位二进制同步加计数器，它的设置为多片集成计数器的级联提供方便。它具有异步清零，同步并行预置数，保持和计数的功能。（）秒计数器 秒的个位计数单元为 10 进制计数器，当 QDQCQBQA变成 1010 时，通过与非门把它的清零端变成 0，计数器的输出被置零，跳过 1011 到 1111 的状态，又从 0000 开始，如此重复。秒的十为计数单元为 6 进制，当 QDQCQBQA变成 0101 时，通过与非门把它的清零端变成 0，计数器的输出被置零，跳过 0110 到 1111 的状态，又从 0000 开始，如此就是 60 进制。同时秒十位上的 0101 时，要把进位信号传输给
6、“分”个位的计数单元。（2）分计数器 分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给时的个位计数单元。5/8（3）时计数器 当“时”十位的 QDQCBA为 0000 或 0001 时，“时”的个位计数单元是十进制计数器，当他的 QDQCQBQA到 1010 时，通过与非门使得个位 74LS90 上的清零端为 0，则计数器的输出直接置零，从 0000 有开始。当十位的 QDQCQBQA为 0010 时，通过与非门使得该74LS90 的清零端为 0，“时”的十位有重新从 0000 开始，此时的个位计数单元变成 4 进制，即当个位计数单元的 QDQCQBQA为 0100 时
7、，就要又从 0000 开始计数。这样就实现了“时”24 进制的计数 (4)日计数器 日计数器由两个 74LS74，四个 TTL 和一个 74LS20 构成，实现了七定制的功能。每个 74LS74 控制一个输入，即控制 QDQCQBQA中的一个。当从 0000 到 0111 时，显示是按照 74LS74 集成们电路的逻辑功能来实现的，当为 0111 的时候，QCQBQA各为 1 1 1，他们三个通过 74LS74 与非门输出为 0。再与 QD 所控的 0 通过 TTL 集成门电路输出了 0，如此循环，使得四个 TTL 输出都为 0000。即使得输出变为了“置零”状态。从而实现了七禁止循环。如下图
8、所示:Q4 Q3 Q2 Q1 显 示 1 0 0 0 日 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 6/8 3 数字钟的译码及显示单元电路 译码显示采用共阳极 LED 八段数码管和译码器 74SL247 组成。4.整点报时电路 电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 54 秒到 59 分 59 秒期间时，报时电路报时控制信号。当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的 QC和 QA、个位的 QD和
9、QA及秒计数器十位的 QC和 QA 相与，从而产生报时控制信号。报时电路由 74LS08 高音和 74LS04 低音通过 74LS32 来构成。五、实验过程中遇到的问题及解决方法 大部分的线路都连完了之后，我们用干电池进行了试验，结果发现数码管不发光。于是重新检查电路，发现有几处的地线与地线、电源线与电源线之间没有连接，连上后数码管可以正常发光。但是问题接踵而至，数字不会变动，即没有起振。检查晶振等原件及附近电路，未发现问题。再检查 74LS90 的接线，发现管脚多处未接地，接上后数字开始跳动。秒的显示正常，但是不进位，经过检查发现是某一根线接错了，改正后进位正常。时、分、秒的显示都正常后，日
10、的显示又出现了问题。在欧阳同学反复检查与试验之下，终于发现了错误的根源。纠正了接错的导线之后，终于，数字钟可以正常显示时间。当遇到蜂鸣器不能在要求的时间上发声时，我们请教了部分已经完成设计的同学，了解到了一些可能的原因，对这些可能一一试验，究其根本，并最终解决了问题,达到了预期的目标。7/8 六、心得体会 通过这次对数字钟的设计与制作，让我们了解了设计电路的程序，也让我们了解了数字钟的原理和设计理念。要设计一个电路总要对着一个参考电路图才可以连接，但是最后的成品却不一定与想象的完全一样，因为在事迹接线中有着各种各样的条件制约，所以要合理布局这样连出来的成品才比较美观。设计过程中，在一次又一次的
11、失败面前，我们没有退缩，而是勇敢的去面对，积极的去解决，充分运用所学知识和他人的帮助，最终取得了成功。通过亲自动手连线，试验，遇到问题，解决问题，我们巩固了书本的知识，同时也学到了新的学问，明白了实践的可贵性。动手能力的提高，细心与耐心的培养，品尝自己劳动成果的喜悦，是我们在这次课程设计中最大的收获。七、元器件 1四连面包板 1 块 2镊子 1 把 3剪刀 1 把 4共阳八段数码管 7 个 5导线若干 674LS90 集成块 6 块 7CD4060 集成块 1 块 874LS247 集成块 7 块 974LS20 集成块 1 块 1074LS00 集成块 1 块 1174LS08 集成块 2 块 8/8 1274LS32 集成块 1 块 1374LS04 集成块 1 块 14 74LS74 集成块 4 块 1532.768k 时钟晶体 1 个 1622pF 和 20pF 可调电容各一个 17三极管 8050 一个 183007 个 22M一个 1K一个 10K一个 八、参考资料及文献 参考资料：电子技术基础（数字部分）（第四版）电路及电子技术实验 电工电子技术实践教材