《广东工业大学数字集成电路课程设计74HC138译码器芯片设计.docx》由会员分享，可在线阅读，更多相关《广东工业大学数字集成电路课程设计74HC138译码器芯片设计.docx（37页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、广东工业大学数字集成电路课程设计74HC138译码器芯片设计当前位置：文档视界广东工业大学数字集成电路课程设计74HC138译码器芯片设计广东工业大学数字集成电路课程设计74HC138译码器芯片设计目录【摘要】.-3-1.设计目的与任务.-4-2.设计要求及内容.-4-3.设计方法及分析.-5-3.174HC138芯片简介.-5-3.2工艺和规则及模型文件的选择.-6-3.3电路设计.-6-3.3.1输出级电路设计.-7-3.3.2内部基本反相器中的各MOS尺寸的计算.-9-3.3.3四输入与非门MOS尺寸的计算.-10-3.3.4三输入与非门MOS尺寸的计算.-11-3.3.5输入级设计.-
2、12-3.3.6缓冲级设计.-13-3.3.7输入保护电路设计.-15-3.4.功耗与延迟估算.-16-3.4.1.模型简化.-16-3.4.2.功耗估算.-17-3.4.3.延迟估算.-18-3.5.电路模拟.-19-3.5.1直流分析.-20-3.5.2瞬态分析.-21-3.5.3功耗分析.-23-3.6.版图设计.-25-3.6.1输入级的设计.-25-3.6.2内部反相器的设计.-26-3.6.3输入和输出缓冲门的设计.-26-3.6.4三输入与非门的设计.-27-3.6.5四输入与非门的设计.-28-3.6.6输出级的设计.-28-3.6.7调用含有保护电路的pad元件.-29-3.
3、6.8总版图.-29-3.7.版图检查.-29-3.7.1版图设计规则检查DRC.-29-3.7.2电路网表匹配LVS检查.-30-3.7.3后模拟.-30-3.7.4版图数据的提交.-32-4.经历与体会.-32-5.参考文献.-33-附录A：74HC138电路总原理图.-35-附录B：74HC138芯片版图.-36-附录C：74HC138芯片版图(未加焊盘).-37-【摘要】当代社会正在飞速的发展，集成电路已经成为当代科技发展的支柱产业，当代技术产业的心脏，能够讲，没有集成电路，就没有当代社会。集成电路发展迅猛，按功能构造分类集成电路能够分为模拟集成电路、数字集成电路和数/模混合集成电路三
4、大类。按制作工艺分类集成电路可分为半导体集成电路和膜集成电路。按集成度高低分类集成电路可分为SSI小规模集成电路、MSI中规模集成电路、LSI大规模集成电路、VLSI超大规模集成电路、ULSI特大规模集成电路、GSI宏大规模集成电路也被称作极大规模集成电路或超特大规模集成电路。其中3-8译码器是集成电路设计中一个典型的芯片，集成电路设计方法、原理和流程是能够从中体现出来。【关键词】：集成电路设计74HC138TrannerPro版图1.设计目的与任务本课程设计是（集成电路分析与设计基础）的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计的基础上，训练综合运
5、用已把握的知识，利用相关软件，初步熟悉和把握集成电路芯片的系统设计电路设计及模拟版图设计版图验证等正向设计方法。2.设计要求及内容2.1器件名称3-8线译码器的74HC138芯片2.2要求的电路性能指标(1)可驱动10个LSTTL电路相当于15pF电容负载；(2)输出高电平常，AIOH20，VVOH4.4min,=(3)输出底电平常，mAIOL4，VVOL4.0min,=(4)输出级充放电时间frtt=，nstr253.设计方法及分析3.174HC138芯片简介74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTLLSTTL系列。74HC138译码器可接受3位二进制加权
6、地址输入A0,A1和A2，并当使能时，提供8个互斥的低有效输出Y0至Y7。74HC138特有3个使能输入端：两个低有效E1和E2和一个高有效E3。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。利用这种复合使能特性，仅需4片74HC138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-325线到32线译码器。它的管脚图如图3-1所示，其逻辑真值表如表3-1所示。图3-174HC138引脚图表3-174HC138真值表INPUTS输入Outputs输出ENABLE使能ADDRESS地址E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7XXHXXXHHHHHHHH
7、LXXXXXHHHHHHHHXHXXXXHHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL74HC138逻辑表达式：)(0120AAAY=)(0124AAAY=)(0121AAAY=)(0125AAAY=)(0122AAAY=)(0126AAAY=)(0123AAAY=)(0127AAAY=74HC138的逻辑图如图3-2所示：图3-274HC138逻辑图3.2工艺和规则及模型文件的选择根据设计要求，选取O
8、RBIT:mph_ns5作为工艺及设计规则，从mph_ns5.tdb文件可知：Technology:0.5u(Lambda=0.3um)/N-well(P122P2M)，本设计采用的参数如下：m3.0=mL6.0=根据所选择的工艺，本设计选取CMOS流程元件模型文件ml2_typ.md，使用其参数进行相关计算。ml2_typ.md模型文件的参数如下所示：3.3电路设计当前位置：文档视界广东工业大学数字集成电路课程设计74HC138译码器芯片设计广东工业大学数字集成电路课程设计74HC138译码器芯片设计()()222dtngStngoxndsnNVVVVVVCToxILW-=?=()()224
9、7634.00.1500.151*.89.3101.01042-?-=108.92109(2)输出级P管()/pLW的计算当输入为低电平常，输出为高电平，P管导通。同时要求N管和P管的充放电时间frtt=，分别求这两个条件下的()/min,PLW极限值，然后取大者。以A20OHI,V4.4min,=OHV为条件计算()/min,PLW极限值，用MOS管理想电流方程统一表达式：)()()(2221DTGSTGLWoxpdsVVVVVVCI-?=能够求出()/pLW的值。其主要计算如下：()()222dtpgstpgoxpdspPVVVVVVCToxILW-=? ()()374.00.1500.1
10、51*.89.3101.010202224766-?=-以frtt=为条件计算()/min,PLW的极限值N管和P管的充放电时间rt和ft表达式分别为()()()?-+?-?=2022ln11.022ddtnddtnddtnddddtnnnoxLfVVVVVVVVVWLCCt()()()?-+?-?=?ddtpddtpddtpddddtpppoxLrVVVVVVVVVWLCCt2022ln11.022其计算经过如下：由frtt=，故有()()()?-+?-?ddtnddtnddtnddddtnnnVVVVVVVVVWL2022ln11.0221=()()()?-+?-?ddtpddtpddtp
11、ddddtpppVVVVVVVVVWL2022ln11.0221令()()()()()()7395.050.120519ln0.1510.1551.00.122022ln11.0222?-?-+-?-=?-+-=ddtnddtnddtnddddtnnVVVVVVVVVK()()()()()()7395.050.120519ln0.1510.1551.00.122022ln11.0222?-?-+-?-=?-+-=ddtpddtpddtpddddtppVVVVVVVVVK1097007395.07007395.0=?=?npLWLW在两种方法中，由于中的()/PLW大于中的()/PLW，故取方法
12、中计算的结果，即109=?PLW。3.3.2内部基本反相器中的各MOS尺寸的计算内部基本反相器如图3-4所示，它的N管和P管尺寸根据充放电时间rt和ft方程来求。关键点是先求出式中的LC(即负载)。图3-4内部反相器它的负载由下面内部反相器的负载由Cl下面三部分电容组成：本级漏极的PN结Cpn电容；下级的栅电容gC；连线杂散电容sC。本级漏极PN结电容Cpn计算()()bWWb22CCCjswjpn+?+?=其中jC是每2m的结电容，jswC是每m的周界电容，b为有源区宽度，可从设计规则获取。由于本设计版图中，最小孔尺寸为22?，孔与多晶硅栅的最小间距为2，孔与有源区边界的最小间距为2，则取6
13、b=。总的漏极PN结电容应是P管的和N管的总和，即： ()()()bWbWbWWPNPN22C22CCCCPjsw,Njsw,Pj,Nj,pn+?+?+?=栅电容Cg计算()PNoxgWWCC+=此处NW和pW为与本级漏极相连的下一级N管和P管的栅极尺寸，近似取输出级的NW和pW值。连线杂散电容CsAsCoxC=一般CPNCg10CS，可忽略CS作用。所以，内部基本反相器的总负载电容LC为上述各电容计算值之和。将数据代入上面公式得，()()()()FWWFFFWWCCCPNPNgPNL1410101416126666999649641042.3106.23106.23107.2)101.0/(
14、1085.89.3103.02106.0109106.0109103.062100.1100.1100.12103.06100.2100.12103.06100.2-?+?+?=?+?+?+?+?+?+?+?+?=+=根据rt和ft的计算式及条件nsttfr25=，计算出NW和pW。取nsttfr6.0=，由rt方程，代入数据有：()NPNWFWW414661410109107001085.89.3106.0110.01042.3106.23106.23106.0-?+?+?=?又有frtt=，即NW=pW，代入上式解得取整数，得到7214=?NLW7214=?PLW3.3.3四输入与非门MO
15、S尺寸的计算四输入与非门的电路如图3-5所示。根据截止延迟时间pLHt和导通延迟时间pHLt的要求，在最坏情况下，必须保证等效N管、P管的等效电阻与内部基本反相器的一样，这样四输入与非门就相当于内部基本反相器了。因而，N管的尺寸放大4倍，而P管尺寸不变，即：invP4Pinv44，内与非，内与非，?LWLWLWLWNN代入内部反相器的宽长比，能够算出逻辑MOS尺寸：728744P4与非，与非，?=?LWLWN图3-5四输入与非逻辑门电路3.3.4三输入与非门MOS尺寸的计算同理能够计算三输入与非门的尺寸，其逻辑电路图如图3-6所示。N管的尺寸放大4倍，而P管尺寸不变，即：图3-6三与非逻辑门电路