《数字视频压缩的大容量记录系统设计.docx》由会员分享，可在线阅读，更多相关《数字视频压缩的大容量记录系统设计.docx（9页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字视频压缩的大容量记录系统设计caojing导语：介绍用ARM7微控制器LPC2214和MPEG-1压缩芯片SZ1510实现数字视频压缩记录的嵌入式系统。SZ1510在LPC2214的控制下，完成音频和视频数据的实时压缩和码流合成。摘要：介绍用ARM7微控制器LPC2214和MPEG-1压缩芯片SZ1510实现数字视频压缩记录的嵌入式系统。SZ1510在LPC2214的控制下，完成音频和视频数据的实时压缩和码流合成，LPC2214同时完成码流的传输和存储控制。利用LPC2214的I/O端口实现IDE接口的扩展，可直接驱动大容量硬盘和CF存储卡。关键词：ARMMPEG-1嵌入式系统数字视频随着
2、计算机技术、多媒体和数据通讯技术的迅速开展，数字视频的应用越来越广，如视频监控、视频会议和挪动电视等。数字视频数据量宏大，不利于传输和存储，使其应用受到很大限制。为解决视频数据的存储和传输问题，唯一的途径就是对视频数据进展压缩。常见的视频压缩方法有MPEG系列和H.26x系列。考虑到压缩技术的成熟度、本钱和主要用处，采用MPEG-1作为压缩标准，设计出基于ARM处理器的嵌入式数字视频记录系统。该系统适用于视频监控、视频会议等多种应用场合，同时还可安装在飞行器上，用于实时记录飞行器的飞行及训练经过中的各种信息。目前，市场上有大量的基于PCI总线的MPEG-1视频压缩卡和PC机构架的网络视频效劳器
3、。与之相比，我们设计的视频记录系统具有本钱低、体积小和功耗低等上风。1系统工作原理视频压缩记录系统的设计着眼于控制器的嵌入化和整体的便携性。本系统主要由3局部组成，即压缩局部、控制局部和存储局部。视频记录系统的构造组成如图1所示。其中压缩局部由MPEG1音视频压缩电路组成，主要功能是实现对输入的音视频信号解码、数字化和压缩编码，产生MPEG1程序流和传输流；控制局部由ARM最小系统组成，用于实现对整个系统的控制、数据流治理和IDE接口控制；存储局部由大容量硬盘或者CF存储卡组成，实现对压缩数据的实时长时间记录。系统启动时，ARM处理器对整个压缩系统进展初始化，首先通过HOST接口对SZ1510
4、内部存放器进展配置，并使用SZ1510的串行接口模拟I2C总线对视频解码器SAA7113H进展初始化。当设置好MPEG-1的压缩格式及数据速率后，系统开场正常工作，音视频信号经AK4550音频处理芯片和SAA7113视频处理芯片进展A/D转换，输出8位的PCM格式数字音频信号和420的YCbCr数字视频信号，传入SZ1510音视频压缩收集芯片进展处理，将数字音视频数据转化为符合MPEG-1格式的混合影视文件，最后MPEG1数据流在ARM处理器的控制下通过IDE接口写入硬盘或者CF卡。在工作时，ARM还将不断监视相关信号，并在图像中参加相应的标志，直到接收到关机信号，系统自动完毕压缩工作。2硬件
5、电路设计由于MPEG-1压缩算法需要很大的运算量，用软件实时完成比拟困难，所以在本系统中主要依靠专用芯片实现对视频信号的高效压缩。目前，常用的MPEG-1压缩芯片有VW2020、W99200F、WIS7007SB等。本设计采用的是Zapex公司的SZ1510MPEG-1A/V编码芯片，自身完成音视频的同步编码，16位HOST接口易于与多种微处理器连接。另外，该芯片还可以直接控制视频解码芯片SAA7113H、音频解码芯片AK4550VT和SDRAMKM416S1020CT-G10。CPU采用Philips公司的ARM7TDMIS内核微控制器LPC2214，通过其I/O端口控制IDE接口硬盘或者C
6、F卡的数据读取和存储。2.1MPEG-1压缩电路设计SZ1510是一个MPEG-1和运动JPEG图像编码器。其内置的视频压缩核经过优化，合适高效、实时的MPEG1数字图像压缩，具有功能多、功耗低、温度范围宽等特点；同时整合了TI公司的TMS320C54X高性能DSP内核，可根据MPEG-1标准对音视频同步编码。1时钟同步电路设置SZ1510是一个复杂的视频压缩小系统，要完成音视频的同步，MPEG-1视频的压缩以及系统内部数据流的复合、调度；时钟关系较为复杂，是系统设计的一个难点。时钟配置可分为主时钟、音视频时钟、视频压缩核时钟、DSP核时钟以及扩展的I2S接口时钟几局部。其功能和关系为：主时钟
7、。SZ1510的主时钟为稳定的27MHzCLK。该时钟在芯片内部被PLL1倍频为81MHz，驱动SZ1510的视频压缩核及SDRAM。PLL2连到DSP内核，通过软件配置使其工作在94.5MHz，用于音频压缩和系统数据流复合。音视频时钟。视频时钟来自视频解码器，典型值为27MHz。音频时钟由视频时钟分频产生。I2S接口时钟。本系统中在音视频同步设计中使用I2S接口的从形式，由SZ1510产生串行时钟和帧同步信号。2主机HOST端口设置SZ1510作为从设备，受主机控制，其HOST接口是SZ1510的控制和数据交换接口。SZ1510可以选择复用或者不复用的Intel和Motorola总线类型；不
8、复用总线，又可以分为8位和16位。详细的主机端口由HCONFIG10引脚和SysConfig3存放器配置。在本系统设计中，通过跳线把HCONFIG0拉低，HCONFIG1拉高，使其工作在Intel8051类型的非复用的16位数据总线形式下。2.2LPC2214微处理器电路设计LPC2214是一款基于32位ARM7TDMI-S，支持实时仿真和跟踪的CPU；带有16KB片内SRAM、256KB嵌入的高速Flash存储器、128位宽度的存储器接口和独特的加速构造，使32位代码可以在最大时钟速率60MHz下运行。芯片内部集成了多种串行接口。LPC2214与SZ1510的接口和控制关系如图2所示。在设计
9、中，需要留意的是保持SZ1510读写时序与内部时钟的同步。通过CS3选通SZ1510实现控制字和数据的交换。2.3IDE接口设计由于LPC2214芯片不具备IDE接口，因此在本系统中使用通用I/O口，模拟产生ATA设备的读写时序，实现对IDE硬盘的可靠读写操纵。图3为LPC2214与IDE硬盘连接图。其中，P2.16P2.31作为数据线，P1.16P1.20作为地址和选通讯号，P0.17和P0.20为设备的复位和状态恳求信号，用P0.21和P0.19实现读写控制。3系统软件设计系统软件由主程序和假设干个子程序组成，工作流程如图4所示。主要的子模块有：SZ1510的设置与控制、IDE接口驱动和文
10、件系统的治理。3.1SZ1510的设置与控制SZ1510共有128个存放器，每个存放器都有一个索引号。当SZ1510工作在非复用总线形式下时，外界对存放器的访问都是通过IOAR和IODR来完成的。访问时首先将这个存放器的索引号写入IOAR，然后将要写的数据写入IODR。SZ1510设置与控制经过如下：向中断使能存放器写入0x40，以使能Ready中断；等待SZ1510的Ready中断；等到Ready中断后，向SZ1510的0x1E存放器写入0x0A，设置它内部的DSP时钟为94.5MHz；向0x013存放器写入0x55，对SZ1510进展软复位；向中断使能存放器0x0C写入0x40，以使能Re
11、ady中断；等候RDY中断；待Ready中断后对SAA7113进展初始化；对SZ1510进展软复位，即向0x0B存放器写入0x55，同时向0x0C存放器写入0x40；等待Ready中断，等到后向SZ1510的内部DSP装载二进制代码；进展SZ1510内部视频压缩核的二进制代码装载，详细装载步骤如下：向0x08存放器写0x04，发送开场命令；等待Ready中断，去除Ready中断；向Datain存放器0x01写256个字节；等待EndofData中断，然后去除中断；查程序空间的代码是否装载完毕，如没有，那么继续装载。3.2IDE接口驱动本系统采用LPC2214的通用可编程I/O口模拟ATA设备的
12、读写时序，实现对硬盘的读写。这里给出模拟写ATA设备存放器的步骤读ATA设备存放器的步骤类似：关系统中断，预防在写存放器操纵中产生中断；设置GPIO模拟ATA接口数据的引脚为输出状态，预备输出数据到设备数据线；设置ATA设备存放器的相应地址；设置GPIO模拟ATA接口数据的引脚电平为要写到设备的值；使写ATA设备存放器信号为低电平；使写ATA设备存放器信号为高电平；取消ATA设备存放器地址的选择；设置GPIO模拟ATA接口的数据总线引脚为输入状态，释放总线；开系统中断。3.3文件系统治理本设计中采用的是面向嵌入式系统的小型文件系统ZLG/FS1，主要用于将数据存储为标准的文件格式和对整个文件系统的治理。同时，为了便于音视频的检索和查询，以及防止非法断电造成大量未保存数据的丧失，在系统中设置了每间隔一定的时间30min将压缩数据存储在以系统时间命名的新文件里。经测试，系统可实时长时间记录外部的音视频信号，记录的压缩数据流符合MPEG-1图像压缩国际标准。在设计中，采用的压缩视频流速率为1.5Mbps，1小时的视频数据量为1.5Mbps/83600=675MB，对于一个40GB的硬盘，系统连续记录时间接近60小时。系统体积小、功耗低，便于挪动环境下对音视频数据的实时长时间压缩记录。