频率合成器标准设计论文.doc

《频率合成器标准设计论文.doc》由会员分享，可在线阅读，更多相关《频率合成器标准设计论文.doc（18页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、【精品文档】如有侵权，请联系网站删除，仅供学习与交流频率合成器标准设计论文.精品文档. 通信电子线路课程设计 频率合成器 系、部： 电 气 与 信 息 工 程 系 学生姓名： 指导老师： 俞 斌 职称 讲 师 专 业： 电 子 信 息 工 程 班 级： 电 子 1001 班 完成时间： 2012年12月12号 摘 要在通信领域中，锁相环频率合成器起着越来越重要的角色。此论文是一篇介绍基于PROTEL的锁相环频率合成器设计的有关文章。频率合成器是一个系统，最初产生的一系列频率为参考频率的整数倍，参考频率通常是固定的。这样的合成器称为整数N频率合成器。频率合成器技术也不断前进，出现也很多新型的频率

2、合成电路，并在通信电路中得到广泛应用。锁相环由鉴相器、环路滤波器和压控振荡器组成。频率合成一个或少量的高准确度高稳定的标准频率作为参考频率,由此导出多个或大量的输出频率.这些输出频率的准确度和稳定度与参考频率是一致的,频率合成器就是用来产生这些频率的部件.关键词 PROTEL ；锁相环 ；频率合成器 ；鉴相器ABSTRACT In the field of communications, phase-locked loop frequency synthesizer is playing an increasingly important role. This paper is an intr

3、oduction of the design of PROTEL PLL-based frequency Synthesis is a system, initially the frequency of a series of reference for the entire frequency several times, the reference frequency is usually fixed. This synthesizer called integer N Synthesis. Synthesis technology is constantly advancing, th

4、ere are a lot of new frequency synthesizer circuit, and in the communications circuits are widely used. synthesizer .Phase-locked loop is componented by the phase detector, loop filter and VCO. Synthesis is that one or a small number of high-accuracy high-stability frequencys standard as a reference

5、 frequency, which derived more than a large number of output frequencys. The accuracy and stability of these output frequencys is consistented with the reference frequency, the frequency synthesizer is used to generate these frequency.Key words protel; phase-locked loop ;frequency synthesizer ;phase

6、 detector 目 录 一、 频率合成器简介4 1.1 频率合成器的技术指标41.2 频率合成器的类型51.3 锁相频率合成器6 二、 锁相环频率合成技术82.1 锁相环的工作原理82.2 锁相环的构成82.3 鉴相器9 2.4 环路滤波器92.5 压控振荡器10三、 集成芯片介绍123.1 集成反向器123.3 同步计数器133.4 集成锁相环14四、 锁相环频率合成器的设计164.1 设计总框图164.2 频率源部分164.3 分频器部分174.4 环路滤波器部分18五、 电路板制作与仿真调试205.2 电路原理图205.2 电路仿真调试20参考文献22致谢23附录一、 电路PCB图2

7、4附录二、 元件清单25一、 频率合成器简介 频率合成器是用高精度晶体振荡器作为基准，通过合成技术能产生一系列具有一定频率间隔的高清度频率源，分直接合成和锁相环合成两种。1.1频率合成器极其技术指标 1. 频率范围频率范围是指频率合成器输出的最低频率fomin和最高频率fomax之间的变化范围，也可用覆盖系数k=fomin/fomax表示（k又称之为波段系数）。如果覆盖系数k23时，整个频段可化为几个分波段。在频率合成器中，分波段的覆盖系数一般取决于压控振荡器的特性。 2 频率间隔（频率分辨率） 频率合成器的输出是不连续的。两个相邻频率之间的最小间隔，就是频率间隔。频率间隔又称为频率分辨率。不

8、同用途的频率合成器，对频率间隔要求是不同的。对短波单边带通信来说，现在多取频率间隔为100Hz,有的甚至取10Hz、1Hz。对超短波通信来说，频率间隔多取50kHz、25kHz等。 3 频率转换时间 频率转换时间是指频率合成器从某一个频率转换多到另一个频率，并达到稳定所需的时间。它与采用频率合成方法有密切关系。 4 准确度与频率稳定度 频率准确度是指频率合成器工作频率偏离规定频率的数值，即频率误差。而频率稳定度是指在规定的时间间隔内，频率合成器偏离规定频率相对变化的大小。 5 频谱纯度 频谱纯度是指输出信号接近正弦波的程度，可用输出端的有用信号电平与个寄生频率分量总电平之比的分贝数表示。影响频

9、率合成器频谱纯度的主要因素主要有两个，一是相位噪声，而是寄生干扰。1.2频率合成器的类型频率合成器一般可分为直接式、间接式（锁相式）、直接数字式。 频率合成理论大约是在30年代中期提出来。最初产生并进入实际应用的是直接频率合成技术。 六十年代末七十年代初，相位反馈控制理论和模拟锁相技术的在频率合成领域里的应用，引发了频率合成技术发展史上的一次革命，相干间接合成理论就是这场革命的直接产物。随后数字化的锁相环路部件如数字鉴相器、数字可编程分频器等的出现及其在锁相频率合成技术中的应用标志着数字锁相频率合成技术得以形成。由于不断吸引和利用如吞脉冲计数器、小数分频器、多模分频器等数字技术发展的新成果，数

10、字锁相频率合成技术已日益成熟。直接数字频率合成(DDS)的出现导致了频率合成领域的第二次革命。七十年代初，J.Tierney等人发表了关于直接数字频率合成的研究成果，第一次提出了DDS的概念。由于直接数字频率合成器(DDFS)具有相对带宽很宽、频率捷变速度很快、频率分辨率很高、输出相位连续、可输出宽带的正交信号、可编程和全数字化便于集成等优越性能，因此在短短的二十多年时间里得到了飞速的发展，DDS的应用也越来越广泛。由于直接数字频率合成器(DDFS)具有相对带宽很宽、频率捷变速度很快、频率分辨率很高、输出相位连续、可输出宽带的正交信号、可编程和全数字化便于集成等优越性能，因此在短短的二十多年时

11、间里得到了飞速的发展，DDS的应用也越来越广泛。 1 直接式频率合成器（DS） 这是最早出现最先使用的一种频率合成器。它是由一个或多个晶体振荡器经过开关转换、分频、倍频、混频、滤波得到所需要的频率。虽然提出的时间早，最初的方案也显得十分落后，但由于直接模拟合成具有频率捷变速度快，相位噪声低的主要优点而使之在频率合成领域占有重要的地位。 2 间接式频率合成器（IS） 间接式频率合成器又称为锁相频率合成器。锁相频率合成器是目前应用最广的频率合成器。直接式频率合成器中所固有的那些缺点,如体积大、成本高、输出端出现寄生频率等,在锁相频率合成器中就大大减少了。 3 直接数字式频率合成器（DDS） 直接数

12、字式频率合成器是近年来发展非常迅速的一种器件,它采用全数字技术,是将先进的数字处理技术理论和方法引入信号合成的一项新技术。它与传统频率合成器相比，具有分辨率高、频率转换时间短、工作频率范围广而且具有很强的调制性能等优点，目前已广泛用于通信，雷达、导航和仪器仪表等领域。1.3锁相频率合成器 基本的锁相频率合成器如图下所示。当锁相环锁定后,相位检波器两输入端的频率是相同的,即 图1.1 锁相频率合成器框图VCO输出频率fo经N分频得到1.1所以输出频率是参考频率fr的整数倍,即 1.2转换时间取决于锁相环的非线性性能,精确的表达式目前还难以导出,工程上常用的经验公式为1.3转换时间大约等于25个参

13、考频率的周期。分辨率与转换时间成反比。例如fr=10Hz,则fs=2.5s,这显然难以满足系统的要求。固定分频器的工作频率明显高于可变分频比,超高速器件的上限频率可达千兆赫兹以上。若在可变分频器之前串接一固定分频器的前置分频器,则可大大提高VCO的工作频率。前置分频器的分频比为M,则可得1.4混频后用低通滤波器取出差频分量,分频器输出频率为1.5 因此1.6二、 锁相环频率合成技术2.1 锁相环路的基本组成 锁相环路是一种反馈控制电路，简称锁相环（PLL）通常由鉴相器（PD)、环路滤波器（LF）和压控振荡器（VCO）组成的闭合环路，与 AFC电路相比，其差别仅次于鉴相器取代了鉴频器。鉴相器是相

14、位比较部件，它能够检出两个输入信号之间的相位误差，输出反映相位误差的电压Ud(t)。环路低通滤波器用来消除误差信号中的高频分量及噪声，提高系统的稳定性。压控振荡器受控于环路滤波器输出电压Uc(t),及其振荡频率受Uc(t)的控制。锁相环路的基本组成框图如下: 图2.1 锁相环路的基本组成框图2.2 鉴相器（PD） 鉴相器(PD)又称相位比较器，它是用来比较两个输出信号之间的相位差e (t)。并e(t)转化为电压Vd()输出，Vd(t)称为误差电压，通常Vd(t)为一直流量或一低频交流量。鉴相器输出的误差信号ud(t)是相差e (t)的函数。 鉴相器按其鉴相特性分为正弦型，三角形和锯齿波形。作为

15、原理分析，通常使用正弦型，较为典型的正弦鉴相器可用模拟乘法器与低通滤波器的串接构成。下图是正弦鉴相器的数学模型和鉴相特性。 图2.2 正弦鉴相器的数学模型 图2.3正弦鉴相器的数学模型和鉴相特性 2.3 环路滤波器（LF） LF为一低通滤波电路，其作用是滤除因PD的非线性而在Vd(t)中产生的无用的组合频率分量及干扰，产生一个只反映e(t) 大小的控制信号Vc(t)。它除了有低通滤波的作用外，还可借助于合理的选择各元件参数来校正环路的功能。对环路的捕捉、稳定，噪声的滤除，环路带宽等等都有关系，是滤波器件。按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使Vo

16、(t)与Vi（t）的相位差e(t) ，发生变化，该相位差经过PD转换成误差电压Vd(t),此误差电压经LF滤波后得到Vc(t),由Vc(t)去改变VCO的振荡频率使趋近于输入信号的频率，最后达到相等。环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即 Vd(t)e(t)2.1 因此在锁定状态，e(t) 不可能为0，换言之在锁定状态Vo(t)与Vi(t)仍存在相位差。2.4 压控振荡器（VCO） 压控振荡器是一个电压频率变换装置，它的的振荡角频率应随输入控制电压Uc(t)的变化而变化。一般情况下，压控振荡器的控制特性是非线性的，如下图所示，图中是未加控制电压Uc(t)时压控振

17、荡器固有振荡角频率。不过，在Uc(t)=0附近有限范围内控制特性近似呈线性，因此可近似用线性方程来表示，即 2.2 式中，为控制灵敏度，或为增益系数，单位为rad/(sV)，它表示单位控制电压所引起振荡角频率的变化量。 图2.4 振荡角频率随电压控制曲线 2.5 锁相环的工作原理 图2.5 锁相环工作原理框图设参考信号 2.3 式中 ur为参考信号的幅度 r为参考信号的载波角频率 r(t)为参考信号以其载波相位rt为参考时的瞬时相位 若参考信号是未调载波时，则r(t)= 1=常数。设输出信号为 2.4式中 Uo为输出信号的振幅 o为压控振荡器的自由振荡角频率 o (t)为参考信号以其载波相位o

18、t为参考时的瞬时相位, 在VCO未受控制前他是常数，受控之后他是时间函数。则两信号之间的瞬时相位差为 2.5 由频率和相位之间的关系可得两信号之间的瞬时频差为 2.6 鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差e (t)的误差电压ud(t)。环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。压控振荡器受控制电压uc(t)的控制，uc(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。因此，锁相环的工作原理可简述如下：首先鉴相器把输出信号uo(t

19、)和参考信号ur(t)的相位进行比较，产生一个反应两信号的相位差e (t)大小的误差电压ud(t)，ud(t)经过环路滤波器的过滤得到控制电压uc(t)。uc(t)调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定锁定后两信号之间的相位差表现为一固定的稳态值。即 2.7此时，输出信号的频率已偏离了原来的自由频率o控制电压uc(t)=0时的频率，其偏移量由式（4）和式（5）得到为 2.8 这时输出信号的工作频率已变为 2.9 由此可见，通过过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小稳态相差。三、 芯片介绍 本次课程设计主

20、要运用了同步计数器74LS161、集成触发器74LS74、集成反向器74LS04、集成锁相环CD4046这四款芯片。3.1 同步计数器74LS161 74LS161是四位二进制同步计数器，它能同步并行预置数，异步清零，具有清零、置数、计数和保持四种功能，且具有信号输出端，可串接计数使用。它的引脚及逻辑功能表见下图。 图3.1 74LS161引脚图 图3.2 74LS161逻辑功能 3.2 集成触发器74LS74 74LS74芯片是双D集成触发器，它采用维持阻塞结构，是上升边沿出发的边沿触发器，即在CP脉冲上升沿触发翻转。触发器的次态取决于CP脉冲的上升来到之前D的状态，即Qn+1=D.由于电路

21、具有维持阻塞作用，所以在CP=1期间，D端状态变换不会影响触发器的输出状态。它的引脚功能见下图。 图3.3 74LS74引脚图 3.3 集成反向器74LS04 74LS04芯片是六个独立的反相器（6个非门）。供电电压是5V，电压范围在4.755.25V内可以正常工作。门数6，每门输入输出均为TTL电平，低电平输出电流-0.4mA，高电平输出电流8mA。每路从输入倒相到输出是有一定延时的。引脚图如下： 图3.4 74LS04引脚图3.4 集成锁相环CD4046 CD4046是通用的CMOS锁相环集成电路,其特点是电源电压范围宽(为3V-18V),输入阻抗高(约100M),动态功耗小,在中心频率f

22、0为10kHz下功耗仅为600W,属微功耗器件. 锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成，压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的 分量后，得到一个平均值电压Ud。这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。CD4046是通用的CMOS锁相环集成电路,其特点是电源电压

23、范围宽(为3V-18V),输入阻抗高(约100M),动态功耗小,在中心频率f0为10kHz下功耗仅为600W,属微功耗器件.图1-6是CD4046的内部电路组成框图,采用 16 脚双列直插式,各引脚功能如下: 图3.5 CD4046引脚图 1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。 2脚相位比较器的输出端。 3脚比较信号输入端。 4脚压控振荡器输出端。 5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。 6、7脚外接振荡电容。 8、16脚电源的负端和正端。 9脚压控振荡器的控制端。 10脚解调输出端，用于FM解调。 11、12脚外接振荡电阻。 13脚相位比较器的输出端。 14

24、脚信号输入端。 15脚内部独立的齐纳稳压管负极。 12脚外接电阻R12，它用作确定在控制电压为零时的最低振荡频率fomin 当（5）脚加上“1”电平（即VDD）时，VCO停止工作，当为“0”电平（即VSS）时，VCO工作。四、 锁相环频率合成器的设计4.1 设计总框图 图4.1 锁相环频率合成器设计框图4.2 频率源部分前置分频器：采用74LS74双D触发器芯片。可变模分频器：采用74LS161可预置十六进制计数器。锁相环：采用CD4046芯片，该芯片可以工作在35MHz以下的频率，本次设计的频率合成器信号输出是1MHz-15MHz.采用74LS04串联晶体振荡电路： 图4.2 频率源部分 4

25、.3 分频器部分4.3.1 二分频 图4.3 分频器二分频部分 4.3.2 变模多频 图4.4 分频器二分频部分 4.4 环路滤波器部分采用无源比例积分滤波器 图4.5 环路滤波器部分 环路滤波器的截止频率公式： Wc=1/(R3+R4)C24.1环路滤波器的带宽在1KHz左右，在这里R3=50K可调， R4=1K,C2=1uF。可以通过R3调节来实现最佳锁相性能。 五、 电路板制作与仿真调试5.1 电路原理图 图5.1 电路原理图 5.2 电路仿真调试 图5.2 电路仿真调试 5.2.1 仿真结果经过调试的到的是1MHz-10MHz的方波 图5.3 仿真结果一 图5.4 电路仿真调试二 参考

26、文献1电子线路(线性部分) 第四版 谢嘉奎 主编，高等教育出版社，1999年2电子技术基础（模拟部分）康华光 编著，高等教育出版社，1999年3高频电子线路原理与实践 曹才开 主编，中南大学出版社，2010年4数字电子技术 第四版 阎石 主编，高等教育出版社，2009年5电子线路设计与实验测试 第二版 谢自美 主编，华中科技大学，2010年6电子技术基础模拟部分 第五版 康华光 主编，华中科技大学出版社，2005.77电路分析基础 第四版 曹才开 主编， 北京：清华大学出版社，2009致谢经过一周的高频课程设计，终于完成了频率合成器的制作，从中学会了频率合成的原理，对书本上的知识也有了更加深刻的了解。在这次课程设计中，特别感谢各位老师的悉心指导，使我在课程设计当中少走了许多弯路，设计思路也更加明确。附录附录一、电路PCB图附录二、元件清单 名称 大小数量 滑动变阻器 20K1 50K1 150K1 电容 50pF1 100pF1 1uF1 晶振 2MHz1 电阻 4.7K1 1K1 74LS041 74LS741 74LS1611 CD40461 四位拔码开关1 排针 4