《毕业设计（论文）开题报告基于fpga的频率合成器.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）开题报告基于fpga的频率合成器.doc（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、毕业论文（毕业设计）开题报告设计题目： 专 业： 班 级：学 号： 学生姓名： 指导教师： 二一年十月一课题的意义直接数字频率合成（DDS）技术，具有频率切换速度快，很容易提高频率分辨率、对硬件要求低、可编程全数字化便于单片集成、有利于降低成本、提高可靠性并便于生产等优点。目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能和多功能的DDS芯片，专用DDS芯片采用了特定工艺，内部数字信号抖动很小，输出信号的质量高。然而在某些场合，由于专用的DDS芯片的控制方式是固定的，故在工作方式、频率控制等方面与系统的要求差距很大，这时如果用高性能的FPGA器件设计符合自己需要的DDS电路就是一个
2、很好的解决方法，它的可重配置性结构能方便的实现各种复杂的调制功能，具有很好的实用性和灵活性。二 所属领域的发展状况直接数字频率合成（DDS）技术是60年代末出现的第三代频率合成技术，以Nyquist时域采样定理为基础，在时域中进行频率合成。DDS具有相对带宽很宽，频率转换时间极短（可小于20ns），频率分辨率可以做到很高（典型值为0.001Hz）等优点；另外，全数字化结构便于集成，输出相位连续，频率、相位、幅度都可以实现程控，通过更换波形数据可以轻易实现任意波形功能。三 课题的研究内容实现信号源常用的方法是频率合成法，其中直接数字频率合成法(Direct Digital Frequency S
3、ynthesis简称DDFS或DDS)，是继直接频率合成法和间接频率合成法之后，随着电子技术的发展迅速崛起的第三代频率合成技术DDS是一种全数字技术，它从相位概念出发直接合成所需频率与其他频率合成法相比，具有频率转换时间短，频率分辨率高，相位变化连续，低相位噪声和低漂移，易于集成、调整、实现正交输出等优点近年来，DDS技术在频率合成、通信、雷达、电子对抗、仪器测试等领域均有广泛的应用。目前，各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能、多功能的DDS芯片（其中应用较为广泛的是AD公司的AD985X系列），为电路设计者提供了多种选择。然而在某些场合，DDS芯片在控制方式、置频速率等
4、方面与系统的要求差距很大，这时如果用高性能的现场可编程门阵列(Field Programmable Gate Array简称FPGA)器件来设计符合自己需要的DDS电路就是一个很好的解决方法。这也是本设计所要研究的重点。四 课题研究的难点及关键技术FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计中器件配置、电源管理、IP集成、信号完整性等是其关键
5、问题。在用FPGA设计DDS电路的时候，相位累加器是决定DDS性能的一个关键部分，小的累加器可以利用ACEX器件的进位链得到快速、高效的电路结构。然而，由于进位链必须位于临近的LAB（逻辑阵列块）和LE（逻辑单元）内，因此，长的进位链势必会减少其它逻辑使用的布线资源，同时过长的进位链也会制约整个系统速度的提高。相位幅度转换电路是DDS电路中另一个关键，设计中面临的主要问题就是资源的开销。电路通常采用ROM结构，相位累加器的输出是一种数字式锯齿波，通过取它的高若干位作为ROM的地址输入，经查表（LUT）和运算后，ROM就输出所需波形的量化数据。ROM一般在FPGA（针对Altera公司的器件）中
6、由EAB实现，且ROM表的尺寸随着地址位数或数据位数的增加呈指数递增关系。因此，如何设计安排相位累加器和相位幅度转换电路是此研究的难点。五研究的方法与手段为了得到一种电路简单、性能稳定、易于控制的信号发生器，本文基于DDS基本原理，利用FPGA器件的各种优势，在FPGA开发工具Quartus II上完成了信号发生器的设计、综合及仿真，并最终在Ahera公司Cyclone系列的FPGA开发板上验证了设计。总的来说，新一代的直接数字频率合成器采用全数字的方式实现频率合成，与传统的频率合成技术相比，具有以下特点：（1）频率转换快。直接数字频率合成是一个开环系统，无任何反馈环节，其频率转换时间主要由频
7、率控制字状态改变所需的时间及各电路的延时时间所决定，转换时间很短。（2）频率分辨率高、频点数多。DDS输出频率的分辨率和频点数随机位累加器的位数的增长而呈指数增长。分辨率高达Hz。（3）相位连续。六参考书目1.宋烈武.EDA技术实用教程.湖北科学技术出版社，2006年2.康华光，陈大钦.电子技术基础 模拟部分（第四版）.高等教育出版社，2004年3.潘松，王国栋.VHDL实用教程M.成都：电子科技大学出版社，2001年4.褚振勇，翁木云.FPGA设计及应用M.西安：西安电子科技大学出版社，2003年5.全国大学生电子设计竞赛组委会. 第五届全国大学生电子设计竞赛获奖作品选编M.北京理工大学出版
8、社，2003年6.潘松.VHDL技术实用教程M.北京：科学出版社，2002年 7.边计年.VHDL设计电子电路M.北京：清华大学出版社，2000年8.林名权.VHDL数字控制系统设计范例M.北京：电子工业出版社，2003年9.徐彬，谭征，袁蕾等.基于DDS技术的任意波形发生器J.电子世界，2001年七任务时间安排2010年10月12日-2010年10月24日完成文献综述、开题报告；10月25日-10月31日在开发板上实现系统设计；11月1日-11月5日完成电路原理图及PCB 板绘制、投板；11月6日-11月10日系统调试，完成设计实体； 11月11日11月15日完成系统扩展功能；11月16日-11月25日整理资料，完成论文初稿；11月26日-11月30日论文定稿。学 生（签名）： 指导教师（签名）： 二一年十月