2022年方案需求说明书-三.pdf

《2022年方案需求说明书-三.pdf》由会员分享，可在线阅读，更多相关《2022年方案需求说明书-三.pdf（9页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、1 无锡市高技能人才公共实训管理服务中心IC 设计及传感技术应用实训设备项目需求说明书第一章、投标人条件：A.经国家工商行政管理机关注册的企业法人；B.能够提供 Xilinx（赛灵思）大学计划授权书。第二章、完工期和付款方式完工期：合同生效后15 日历天内安装调试完毕。付款方式： 本项目所有设备运抵安装现场并安装调试完毕，验收合格后， 办理移交手续，支付合同金额的70% ；审计结束后支付审计金额的20% （即：此时共支付总金额的 90% ） ；在一年内（时间以验收合格日期起算） ，设备使用正常且无质量问题，支付剩余金额的10% 。第三章：项目技术要求和有关说明一、项目概述本项目采购内容为无锡市

2、高技能人才公共实训管理服务中心委托的IC 设计及传感技术应用实训设备，具体设备及指标要求如下：第一类 教学实验设备 集成电路设计与应用平台系统56 套1、Intel 酷睿2双核 及以上2、DDR2 2G 及以上3、200G 及以上4、17 英寸 LCD 及以上5、光电套件键鼠6、集成显卡声卡7、扩展串口、并口8、支持 54Mbps传输速率无线网卡9、支持 ISE、EDK 、ChipScope、System Generator 、PlanAhead等开发工具10、支持商用串行（ SPI）和并行（ BPI）Flash 存储器与平台 Flash 11、利用并行 Flash 可实现多重启动功能12、流

3、水线和可级联 18 x 18 乘法器精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 1 页，共 9 页 - - - - - - - - - - 2 13、增强型片上差分终端14、密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。15、可以支持复杂的 DSP 算法（如前向纠错（ FEC ）编解码器、滤波器），用于数字通信与成像应用。16、可以实现 91 亿次的乘累加（ MAC ）运算。17、高级接口可以支持 18 种不同的单端与差分 I/O 标准18、可以支持大多数常

4、见的和新兴的单端与差分信号标准，包括 mini-LVDS 和RSDS 19、可编程输入延迟 - 用于消除 hold time violations 20、Xilinx Spartan3E FPGA，系统门达到 25万门21、支持 DDR 存储器22、支持扩展的 PCI 64/66 兼容性和 PCI-X 100 MHz 兼容23、支持 231 Kb 的分布式 Select RAM+? 存储器24、支持 648 Kb 的嵌入式 Block RAM 25、可以支持常用的外部存储器接口26、每个 CLB 2 个 slice - 每个 CLB 4 个 LUT/ 寄存器，还须提供进位逻辑 （可以实现数学和

5、逻辑功能）27、宽输入功能 - 1 个 CLB 中有一个 8:1 多路复用器28、快速算法功能 - 单位 CLB 列有 2 个先行进位链29、4 个可级联 16 位可寻址移位寄存器30、各 DCM 内的全数字锁相环（ DLL ）31、每个器件的数字时钟管理器（DCM ）多达 8 个32、可以很灵活地产生 5 MHz 到 300 MHz 的频率33、针对 0 、90、180 或 270 度的精确相移控制34、良好的增益控制（ 1/256 时钟周期），用于时钟数据同步35、精确的生成 50/50 的占空比36、支持数字温度计开发教学案例开发套件，基于Spartan3E 系列 FPGA 芯片，使用

6、ISE、ChipScope进行设计开发37、支持自动湿度控制器教学案例开发套件，基于Spartan3E 系列 FPGA 芯片，使用 ISE、ChipScope进行设计开发38、支持运动控制开发教学案例开发套件，基于Spartan3E 系列 FPGA芯片，使用 ISE、ChipScope进行设计开发39、支持无线通讯开发教学案例开发套件，基于Spartan3E 系列 FPGA芯片，使用 ISE、System Generator 进行设计开发40、支持网络接口开发教学案例开发套件，基于Spartan3E 系列 FPGA芯片，使用 ISE、ChipScope进行设计开发41、支持语音质量调整开发教学

7、案例开发套件，基于 Spartan3E 系列 FPGA 芯片，使用 ISE、ChipScope进行设计开发42、支持视频显示开发教学案例开发套件，基于Spartan3E 系列 FPGA芯片，使用 ISE、ChipScope进行设计开发43、支持交通灯模型开发教学案例开发套件，基于Spartan3E 系列 FPGA 芯片，使用 ISE、ChipScope进行设计开发44、支持数字时钟开发教学案例开发套件，基于Spartan3E 系列 FPGA芯片，使用 ISE、ChipScope进行设计开发45、支持 CRC 校验开发教学案例开发套件，基于Spartan3E 系列 FPGA 芯片，使精品资料 -

8、 - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 2 页，共 9 页 - - - - - - - - - - 3 用 ISE、ChipScope进行设计开发46、支持步进电机控制教学案例开发套件，基于Spartan3E 系列 FPGA芯片，使用 ISE、ChipScope进行设计开发 嵌入式系统开发综合开发平台系统21 套1、Intel 酷睿2双核 及以上2、DDR2 2G 及以上3、200G 及以上4、17 英寸 LCD 及以上5、光电套件键鼠6、集成显卡声卡7、扩展串口、并口8、支持 54Mbps传输速率无线网卡9

9、、支持 ISE、EDK 、ChipScope、System Generator 、PlanAhead等开发工具10、使用 Xilinx Virtex-2 Pro XC2VP30 FPGA 11、支持最大系统数字逻辑门达300万门12、拥有 136个 18位的硬件乘法器13、拥有 2,448Kb 的 block RAM 和两个 PowerPC 处理器14、最大支持 2G的 DDR SDRAM 15、10/100M以太网口16、支持 USB2 17、扩展 CF卡接口18、扩展 XSGA 视频口19、扩展 SATA 口20、电源输出模块（ 12V 、5V、+3.3V、+2.5V、+1.8V）21、R

10、S232接口模块22、12 位按键输入模块； 18位拨码开关输入模块23、16 x 16 点阵模块24、128 x 32 字符图形液晶显示模块25、并行 E2PROM 模块；串行 E2PROM 模块； SRAM 模块26、支持 Linux 嵌入式操作系统移植教学案例，基于Virtex-II pro系列 FPGA芯片，使用 ISE、EDK 、ChipScope进行设计开发27、支持远程点餐系统教学案例， 基于 Virtex-II pro 系列 FPGA 芯片，使用 ISE、EDK 、ChipScope 进行设计开发 数字信号处理综合开发平台系统21套1、Intel 酷睿2双核 及以上2、DDR2

11、 2G 及以上3、200G 及以上4、17 英寸 LCD 及以上5、光电套件键鼠6、集成显卡声卡7、扩展串口、并口8、支持 54Mbps传输速率9、支持 ISE、EDK 、ChipScope、System Generator 、PlanAhead等开发工具10、使用 Xilinx Virtex-5 XC5VLX110T FPGA 11、支持最大系统数字逻辑门达1100万门精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 3 页，共 9 页 - - - - - - - - - - 4 12、拥有两颗 Xili

12、nx XCF32P Platform Flash PROMs，每颗容量为 32MByte，用于配置大容量期间13、支持 Xilinx SystemACE Compact Flash配置控制器14、支持 64256Mbyte DDR2模块用于支持嵌入式IP 和软件驱动15、支持 32位 ZBT同步 SRAM 和 Intel P30 StrataFlash 16、支持 10/100/1000M 三速率以太网接口，支持MII, GMII, RGMII和 SGMII 接口17、支持商用串行（ SPI）和并行（ BPI）Flash 存储器与平台 Flash 18、利用并行 Flash 可实现多重启动功能

13、19、流水线和可级联 18 x 18 乘法器20、可以支持复杂的 DSP 算法（如前向纠错（ FEC ）编解码器、滤波器），用于数字通信与成像应用。21、可以实现 91 亿次的乘累加（ MAC ）运算。22、高级接口可以支持 18 种不同的单端与差分 I/O 标准23、可以支持大多数常见的和新兴的单端与差分信号标准，包括 mini-LVDS 和RSDS 24、可编程输入延迟 - 用于消除 hold time violations 25、可以支持常用的外部存储器接口26、宽输入功能 - 1 个 CLB 中有一个 8:1 多路复用器27、快速算法功能 - 单位 CLB 列有 2 个先行进位链28、

14、各 DCM 内的全数字锁相环（ DLL ）29、每个器件的数字时钟管理器（DCM ）多达 8 个30、针对 0 、90、180 或 270 度的精确相移控制31、精确的生成 50/50 的占空比时钟32、支持视频处理系统教学案例开发套件，基于Virtex-5系列 FPGA 芯片，使用ISE、System Generator 、ChipScope 进行设计开发33、支持音频处理系统教学案例开发套件，基于Virtex-5系列 FPGA 芯片，使用ISE、System Generator 、ChipScope 进行设计开发 消费电子综合开发平台系统21 套1、Intel 酷睿2双核 及以上2、DDR

15、2 2G 及以上3、200G 及以上4、17 英寸 LCD 及以上5、光电套件键鼠6、集成显卡声卡7、扩展串口、并口8、支持 54Mbps传输速率无线网卡9、支持 ISE、EDK 、ChipScope、System Generator 、PlanAhead等开发工具10、支持商用串行（ SPI）和并行（ BPI）Flash 存储器与平台 Flash 11、利用并行 Flash 可实现多重启动功能12、流水线和可级联 18 x 18 乘法器13、密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。14、可以支持复杂的 DSP 算法（如前向纠错（ FEC ）编

16、解码器、滤波器），用于数字通信与成像应用。15、可以实现 91 亿次的乘累加（ MAC ）运算。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 4 页，共 9 页 - - - - - - - - - - 5 16、高级接口可以支持 18 种不同的单端与差分 I/O 标准17、可以支持大多数常见的和新兴的单端与差分信号标准，包括 mini-LVDS 和RSDS 18、可编程输入延迟 - 用于消除 hold time violations 19、Xilinx FPGA Spartan3E，50 万逻辑门20、

17、支持 DDR 存储器21、支持扩展的 PCI 64/66 兼容性和 PCI-X 100 MHz 兼容22、支持 231 Kb 的分布式SelectRAM+? 存储器23、支持 648 Kb 的嵌入式 Block RAM 24、可以支持常用的外部存储器接口25、每个 CLB 2 个 slice - 每个 CLB 4 个 LUT/ 寄存器，还须提供进位逻辑 （可以实现数学和逻辑功能）26、宽输入功能 - 1 个 CLB 中有一个 8:1 多路复用器27、快速算法功能 - 单位 CLB 列有 2 个先行进位链28、4 个可级联 16 位可寻址移位寄存器29、各 DCM 内的全数字锁相环（ DLL ）

18、30、每个器件的数字时钟管理器（DCM ）多达 8 个31、可以很灵活地产生 5 MHz 到 300 MHz 的频率32、针对 0 、90、180 或 270 度的精确相移控制33、良好的增益控制（ 1/256 时钟周期），用于时钟数据同步34、精确的生成 50/50 的占空比35、12 位按键输入模块， 18位拨码开关输入模块36、16 x 16 点阵模块37、128 x 32 字符图形液晶显示模块38、4 位米字型数码管显示模块39、蜂鸣器输出模块40、直流电平调节模块41、模拟信号源模块42、电阻电容扩展模块43、面包板扩展模块44、并行 8 通道 8位 A/D转换模块；串行A/D转换模

19、块45、并行 D/A转换模块；串行 D/A 转换模块46、并行 E2PROM 模块；串行 E2PROM 模块； SRAM 模块47、支持 MP3数字系统教学案例开发套件，基于Spartan3E 系列 FPGA 芯片，使用 ISE、ChipScope进行设计开发48、支持移动游戏平台教学案例开发套件基于Spartan3E 系列 FPGA芯片，使用ISE、ChipScope 进行设计开发 传感网络应用开发平台系统21 套1、Intel 酷睿2双核 及以上2、DDR2 2G 及以上3、200G 及以上4、17 英寸 LCD 及以上5、光电套件键鼠6、集成显卡声卡7、扩展串口、并口8、支持 54Mbp

20、s传输速率无线网卡精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 5 页，共 9 页 - - - - - - - - - - 6 9、支持 ISE、EDK 、ChipScope、System Generator 、PlanAhead等开发工具10、支持商用串行（ SPI）和并行（ BPI）Flash 存储器与平台 Flash 11、利用并行 Flash 可实现多重启动功能12、流水线和可级联 18 x 18 乘法器13、增强型片上差分终端14、密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而

21、无需根据设计变更来改变管脚。15、可以支持复杂的 DSP 算法（如前向纠错（ FEC ）编解码器、滤波器），用于数字通信与成像应用。16、可以实现 91 亿次的乘累加（ MAC ）运算。17、高级接口可以支持 18 种不同的单端与差分 I/O 标准18、可以支持大多数常见的和新兴的单端与差分信号标准，包括 mini-LVDS 和RSDS 19、可编程输入延迟 - 用于消除 hold time violations 20、Xilinx Spartan3E FPGA，系统门达到 50万门21、支持 DDR 存储器22、支持扩展的 PCI 64/66 兼容性和 PCI-X 100 MHz 兼容23、

22、支持 231 Kb 的分布式 Select RAM+? 存储器24、支持 648 Kb 的嵌入式 Block RAM 25、可以支持常用的外部存储器接口26、支持小型机器人教学案例， 基于 Spartan3E 系列 FPGA 芯片，使用 ISE、EDK 、ChipScope 进行设计开发27、支持汽车电子教学案例，基于Spartan3E 系列 FPGA 芯片，使用 ISE、EDK 、ChipScope 进行设计开发第二类 行业展示项目 移动游戏平台开发系统2 套1、支持 32 位 MicroBlaze 微处理器核2、支持模拟音频输出3、支持 VGA 视频接口输出4、支持 PS/2鼠标键盘口5、

23、游戏调试及电源共用一个USB 接口6、利用并行Flash 可实现多重启动功能7、流水线和可级联18 x 18 乘法器8、增强型片上差分终端9、密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。10、支持系统门达到1.6M 11、支持 DDR 存储器12、每个 CLB 2 个 slice - 每个 CLB 4 个 LUT/ 寄存器，还须提供进位逻辑13、快速算法功能- 单位 CLB 列有 2 个先行进位链14、可以很灵活地产生5 MHz 到 300 MHz 的频率15、针对 0、90、180 或 270 度的精确相移控制16、提供设计说明 MP3 音频处理

24、系统1 套1、采用两个 PowerPC 的处理器核，及至少4 颗 MicroBlaze 处理器核精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 6 页，共 9 页 - - - - - - - - - - 7 2、支持 256MByte 以上 DDR 3、10/100M以太网接口4、支持完成基于 4 颗 MicroBlaze 处理器核的应用系统5、必须拥有 1 个 VGA 视频输出接口6、13.6 必须拥有 1 路模拟视频输入接口7、提供设计说明 人脸识别系统1 套1、使用 Virtex-5 XC5VLX1

25、10T FPGA 2、支持最大系统数字逻辑门达1100万门3、拥有两颗 Xilinx XCF32P Platform Flash PROMs，每颗容量为32MByte，用于配置大容量期间4、支持 Xilinx SystemACE Compact Flash配置控制器5、支持 64256Mbyte DDR2 模块用于支持嵌入式IP 和软件驱动6、支持 32 位 ZBT同步 SRAM 和 Intel P30 StrataFlash 7、支持 10/100/1000M 三速率以太网接口，支持MII, GMII, RGMII和 SGMII 接口8、支持 USB 主从控制器9、支持可编程系统时钟发生器1

26、0、支持 AC97音频编解码11、支持扩展 1GB CF卡12、使用红外补偿摄像头13、采用彩色图像处理14、图像显示达 25帧以上15、同一画面内至少同时可识别4 张人脸16、提供设计说明 SUN Spark T1 8 核处理器系统1 套1、使用 Virtex-5 XC5VLX110T FPGA 2、支持最大系统数字逻辑门达1100万门3、拥有两颗 Xilinx XCF32P Platform Flash PROMs，每颗容量为32MByte，用于配置大容量期间4、支持 Xilinx SystemACE Compact Flash配置控制器5、支持 64256Mbyte DDR2 模块用于支

27、持嵌入式IP 和软件驱动6、支持 32 位 ZBT同步 SRAM 和 Intel P30 StrataFlash 7、支持 10/100/1000M 三速率以太网接口，支持MII, GMII, RGMII和 SGMII 接口8、支持 USB 主从控制器9、支持可编程系统时钟发生器10、支持 AC97音频编解码11、支持扩展 1GB CF卡12、支持 SUN 服务器级 CPU Spark T1 运行及调试13、最大支持 8 个 SUN Spark T1 处理器同时运行14、支持 8 个 SUN Spark T1 处理器之间协同处理的调试15、提供设计说明 医疗影像处理系统1 套1、使用 Virt

28、ex-5 XC5VLX110T FPGA 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 7 页，共 9 页 - - - - - - - - - - 8 2、支持最大系统数字逻辑门达1100万门3、拥有两颗 Xilinx XCF32P Platform Flash PROMs，每颗容量为32MByte，用于配置大容量期间4、支持 Xilinx SystemACE Compact Flash配置控制器5、支持 64256Mbyte DDR2 模块用于支持嵌入式IP 和软件驱动6、支持 32 位 ZBT同步

29、SRAM 和 Intel P30 StrataFlash 7、支持 10/100/1000M 三速率以太网接口，支持MII, GMII, RGMII和 SGMII 接口8、支持 USB 主从控制器9、支持可编程系统时钟发生器10、支持 AC97音频编解码11、支持扩展 1GB CF卡12、支持 SUN 服务器级 CPU Spark T1 运行及调试13、通过 PCI-E 传输影像数据14、支持数字影像后处理15、提供设计说明 CDMA 通信系统1 套1、使用 Virtex-2 Pro XC2VP30 FPGA 2、支持最大系统数字逻辑门达300万门3、拥有 136个 18 位的硬件乘法器4、拥

30、有 2,448Kb 的 block RAM 和两个 PowerPC 处理器5、最大支持 2G的 DDR SDRAM 6、10/100M以太网口7、支持 USB2 8、扩展 CF卡接口9、扩展 XSGA 视频口10、扩展 SATA 口11、CDMA 通信系统设计验证12、强干扰信号下 CDMA 信号检测及干扰抵消器设计13、提供设计说明 NetFPGA 网络通信系统1 套1、使用 Virtex-II Pro FPGA芯片2、支持最大系统数字逻辑门达500万门3、使用 ChopScope进行软硬件协同设计4、4.5MB SRAM 5、4 个 RJ45 网络接口，支持 Gbite 级的网络通信6、网

31、络数据使用 FPGA 数字逻辑进行处理7、两个 SATA 接口8、支持 DDR2 内存9、标准 PCI接口10、支持 4 通道 GB级的网络通信11、提供设计说明二、服务要求1、培训要求：精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 8 页，共 9 页 - - - - - - - - - - 9 （1） 中标人应为采购人培训两名可以处理常规技术事务的技术人员，并提供系统操作用户手册和技术手册。（2） 中标人应在试运行前， 提供操作指南， 并对采购人操作人员进行培训，达到能熟练上岗要求；在试运行期间，继续

32、培训，在正式运行前使操作人员能达到完全独立操作水准。2、验收要求：由采购人验收， 依据为国家有关规定、 招标文件、 中标人的投标文件以及其他相关文件和资料。市政府采购中心进行见证。验收情况作为支付货款的依据。如有质疑，无锡质量技术监督局履行质量监督职能。3、维保期服务要求：（1）所有设备质保期一年，三年免费维修，自最终验收合格、交付使用之日起计算。（2）中标人须对本项目提供1 年 7*24 小时上门现场服务，服务响应时间为接到用户故障电话后2 小时内到达现场，一般故障到达现场2 小时解决，如 8 小时内仍无法解决的，必须在24 小时提供备机，以保证采购单位系统的正常运行。（3）质保期内中标人需对系统运行情况进行记录，对主要设备安排生产厂家进行定期巡检。（4）承诺在质保期满后，以最优惠待遇负责后期服务和维护。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 9 页，共 9 页 - - - - - - - - - -