《杭电计组实验2-超前进位加法器设计实验(共6页).doc》由会员分享，可在线阅读，更多相关《杭电计组实验2-超前进位加法器设计实验(共6页).doc（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选优质文档-倾情为你奉上实验报告 2018 年 5 月 5 日 成绩： 姓名阳光男学号班级专业计算机科学与技术课程名称计算机组成原理与系统结构试验任课老师张翔老师指导老师张翔老师机位号默认实验序号2实验名称实验二 超前进位加法器设计实验实验时间2018/5/5实验地点1教211实验设备号个人电脑+nexy3开发板 一、实验程序源代码1.一位全加器模块代码：module First_M(A,B,Ci,F,Co);input A,B,Ci;output F,Co;wire A,B,Ci,F,Co;wire S1,S2,S3;xor XU1(F,A,B,Ci), XU2(S1,A,B);and A
2、U1(S2,A,B), AU2(S3,S1,Ci);or OU1(Co,S2,S3);endmodule2.超前进位电路模块代码：module chaoqian(C,G,P,Ci);output4:1 C;input3:0 G,P;input Ci;wire4:1 C;wire3:0 G,P;assign C1=G0|(P0&Ci);assign C2=G1|(P1&G0)|(P1&P0&Ci);assign C3=G2|(P2&G1)|(P2&P1&G0)|(P2&P1&P0&Ci);assign C4=G3|(P3&G2)|(P3&P2&G1)|(P3&P2&P1&G0)|(P3&P2&P
3、1&P0&Ci);endmodule3.超前进位加法器(顶层电路模块)代码：module top(A,B,Ci,F,Co);input3:0 A,B;input Ci;output3:0 F;output4:1 Co;wire3:0 A,B,F,G,P;wire Ci;wire4:1 Co;and AU0(G0,A0,B0), AU1(G1,A1,B1), AU2(G2,A2,B2), AU3(G3,A3,B3);or OU0(P0,A0,B0), OU1(P1,A1,B1), OU2(P2,A2,B2), OU3(P3,A3,B3);chaoqian M(Co,G,P,Ci);First_M
4、 FA0(A0,B0,Ci,F0), FA1(A1,B1,Co1,F1), FA2(A2,B2,Co2,F2), FA3(A3,B3,Co3,F3);endmodule4.测试代码：module top_test;/ Inputsreg 3:0 A;reg 3:0 B;reg Ci;/ Outputswire 3:0 F;wire 4:1 Co;/ Instantiate the Unit Under Test (UUT)top uut (.A(A), .B(B), .Ci(Ci), .F(F), .Co(Co);initial begin/ Initialize InputsA = 0;B
5、= 0;Ci = 0;/ Wait 100 ns for global reset to finish#100; / Add stimulus hereA=1100;B=1011;Ci=0;#100;A=1011;B=0010;Ci=1;#100;A=1011;B=1101;Ci=0;#100;A=1010;B=0010;Ci=1;#100;A=0111;B=1000;Ci=0;#100;A=0011;B=0100;Ci=1;#100;A=1001;B=0001;Ci=0;#100;end endmodule二、仿真波形三、电路图 顶层电路模块 顶层电路内部结构：四、引脚配置（约束文件）NET A3 LOC = T10;NET A2 LOC = T9;NET A1 LOC = V9;NET A0 LOC = M8;NET B3 LOC = N8;NET B2 LOC = U8;NET B1 LOC = V8;NET B0 LOC = T5;NET Ci LOC = C4;NET F3 LOC = U16;NET F0 LOC = V15;NET Co4 LOC = T11;NET F1 LOC = U15;NET F2 LOC = V16;五、思考与探索（3）将原有的4位超前进位的二进制加法器通过两次级联拼成1个16位的二级逻辑的超前进位加法器即可。专心-专注-专业