数字电子技术基础备课笔记(共96页).doc

上传人:飞****2 文档编号:13904463 上传时间:2022-05-01 格式:DOC 页数:96 大小:6.37MB
返回 下载 相关 举报
数字电子技术基础备课笔记(共96页).doc_第1页
第1页 / 共96页
数字电子技术基础备课笔记(共96页).doc_第2页
第2页 / 共96页
点击查看更多>>
资源描述

《数字电子技术基础备课笔记(共96页).doc》由会员分享,可在线阅读,更多相关《数字电子技术基础备课笔记(共96页).doc(96页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、精选优质文档-倾情为你奉上数字电子技术基础复习使用教材: 数字电子技术基础 (第四版) 高等教育出版社总 学 时: 68班 级: 14电子2班12课时:第一章:逻辑代数基础本章的教学目的与要求:1、了解常用的数制及其转换方法。2、理解常用码制的编码方法。3、理解三种最基本的逻辑关系。4、了解逻代的三条法则。5、掌握逻函的公式化简法和卡诺图化简法。6、深入理解逻辑功能的逻辑函数表达式、真值表、逻辑图、卡诺图四种描述方法,并掌握它们间的转换方法。本章的教学重点:1、逻函的两种化简方法。2、逻辑功能的四种描述方法和转换方式。本阐的教学难点:逻代公式化简法的技巧。1.1 概 述1.1.1 数字量和模拟

2、量模拟量:随时间是连续变化的物理量。特点:具有连续性。表示模拟量的信号叫做模拟信号。工作在模拟信号下的电子电路称为模拟电路。数字量:时间、幅值上不连续的物理量。特点:具有离散性。表示数字量的信号叫做数字信号。工作在数字信号下的电子电路称为数字电路。1.1.2 数制和码制一、数制1、十进制(Decimal)有十个数码:0、1、9;逢十进一(基数为十);可展开为以10为底的多项式。如:(48.63)通式:2、二进制(Binary)有两个数码:0、1;逢二一(基数为2);可展为以2为底的多项式。如:式中: 2i称为位权。同理:用同样方法可分析十六进制数,此处不再说明。下面说明十进制与二进制间的对应关

3、系:十进制二进制十进制二进制012345670110111001011101118910111213141510001001101010111100110111101111二、数制转换1、二十方法:按位权展开再求和即可。2、十二整数部分:除2取余法(19)D(10011)B191819844102210演算过程小数部分:乘2取整法例:(0.625)D(0.101)B0.62521.2520.521.03、二十六方法:从小数点开始左右四位一组,然后按二、十进制的对应关系直接写出即可。如:(.11011)B(1B2.D8)H二、码制用不同的数码表示不同事物的方法,就称为编码。为便于记忆和处理,在编

4、码时必须遵循一定的规则,这些规则就称为码制。例如,一位十进制数09十个数码,用四位二进制数表示时,其代码称为二 十进制代码,简称 BCD代码BCD代码有多种不同的码制:8421BCD 码、2421BCD码、余3码等,十进制8421码2421码(A)2421码(B)5211码余3码余3循环码00000000000000000001100101000100010001000101000110200100010001000100101011130011001100110101011001014010001000100011101110100501010101101110001000110060110

5、01101100100110011101701110111110111001010111181000111011101101101111109100111111111111111001010权842124212421521134课时:1.2 逻辑代数中的三种基本运算逻辑代数(布尔代数)用来解决数字逻辑电路的分析与设计问题。0 、1的含义在逻辑代数及逻辑电路中,0和1已不再具有值的概念。仅是借来表示事物的两种状态或电路的两种逻辑状态而已。如:真1合1高1取值;开关;电平。假0分0低0参与逻辑运算的变量叫逻辑变量,用字母A,B表示。每个变量的取值非0 即1。逻辑变量的运算结果用逻辑函数来表示,其取

6、值也为0和1。一、与逻辑运算1、与逻辑定义某一事件能否发生,有若干个条件。当所有条件都满足时,事件才能发生。只要一个或一个以上的条件不满足,事件就不发生,这种决定事件的因果关系“与逻辑关系”。2、与逻辑真值表3、与逻辑函数式 4、与逻辑符号ABY0 00110110001YAB &ABY5、与逻辑运算00 = 0 01 = 0 10 = 0 11 = 1二、 或逻辑运算1、或逻辑定义某一事件能否发生,有若干个条件。只要一个或一个以上的条件满足,事件就能发生;只有当所有条件都不满足时,事件就不发生,这种决定事件的因果关系“或逻辑关系”。2、或逻辑真值表 3 、 或逻辑函数式 4 、 或逻辑符号A

7、BY0 00110110111 Y=A+B 1ABY5、或逻辑运算0+0=0; 0+1=1; 1+0=1; 1+1=1三、非运算1 、非逻辑定义条件具备时,事件不能发生;条件不具备时事件一定发生。这种决定事件的因果关系称为“非逻辑关系”。 2、非逻辑真值表 3 、非逻辑函数式 4、 非逻辑符号AY0110YA1AY 0 = 1 1 = 05 、非逻辑运算四、几种最常见的复合逻辑运算1、与非2 、或非ABY0 00110111110ABY0 00110111000YAB&ABYYAB1ABY3、与或非ABCDY0 00000111100111110001ABCDY1.3 逻辑代数的基本公式和常用

8、公式1.3.1基本公式一、变量与常量的运算A00;A0A;A1A;A11。二、交换律、结合律、分配律ABBA;ABBA。(AB)CA(BC);(AB)CA(BC)。A(BC)ABAC;ABC(AB)(AC)三、一些特殊定律重叠律:AAA;AAA。反转律:互补律:反演律:1.3.2常用公式吸收律:AABAABAB归纳法AAB0001101100010011演绎法证:左边右边冗余律:下面证明两个常用的等式:证:右边左边1异或函数。B同或函数。1或证:右边左边。56课时:1.4、逻辑代数的基本定理1.4.1代入定理在逻辑代数中,如将等式两边相同变量都代之以另一逻函,则等式依然成立。如:则:1.4.2

9、反演定理将逻函中的“+”变“”,“”变“+”;“0”变“1”,“1”变“0”;原变量变反变量,反变量变原变量,所得新式即为原函数的反函数。如:则:或1.4.3对偶定理将逻函中的“+”变“”,“”变“+”;“0”变“1”,“1”变“0”;变量不变,所得新式即为原函数的对偶式。如:则:1.5 逻辑功能的描述方法1.5.1 逻辑函数表达式逻函是以表达式的形式反应逻辑功能。1.5.2真值表上述逻函的真值表如右表所示。真值表是以表格的形式反应逻辑功能。ABCY000001010011100101110111000001111.5.3逻辑图以逻辑符号的形式反应逻辑功能。与上述逻函对应的逻辑电路如下逻辑功能

10、还有其它描述方法。111YABC1.5.4各种逻辑功能描述方法间的转换关系逻函真值表逻辑图例:已知逻辑图,求其真值表。&ABY解:先由逻辑图写出逻函表达式,再将逻函表达式化为与或式并以此列出真值表。ABY0001101101101.6逻函的公式化简法1.6.1化简的意义11&1BACY先看一例:与或表达式与非与非表达式与或非表达式或与表达式或非或非表达式可见,同一逻函可以有多种表达方式,自然对应有不同的实现电路。那么哪种实现电路的方案最简单呢?因此,化简就成为最重要、最有实际意义的问题了。1.6.2 化简的原则1、表达式中乘积项最少(所用的门最少);2、乘积项中的因子最少(门的输入端数最少);

11、3、化为要求的表达形式(便于用不同的门来实现)。78课时:1.6.3 公式化简法例1:例2:例3:1.7逻函的卡诺图化简法公式化简法建立在基本公式和常用公式的基础之上,化简方便快捷,但是它依赖于人们对公式的熟练掌握程度、经验和技巧,有时化简结果是否为最简还心中无数,而卡诺图化简法具有规律性,易于把握。1.7.1 逻函的标准形式逻函有两种标准表达形式,即最小项和最大项表达形式,这里主要介绍最小项表达形式。一、最小项定义:设某逻函有个变量,是个变量的一个乘积项,若中每个变量以原变量或反变量的形式出现一次且只出现一次,则称为这个逻函的一个最小项。是不是如:A B C最小项编号000001010011

12、100101110111012345671、最小项性质、个变量必有且仅有2最小项约定:原变量用“1”表示;反变量用“0”表示。注:用编号表示最小项时,变量数不同,相同编号所对应的最小项名也不同。如,6:对三变量逻函为:对四变量逻函为:、所有最小项之和恒等于1根据这一性质知,逻函一般不会包含所有最小项。2、最小项的求法ABCY00000101001110010111011100010111注:逻函的最小项表达形式是唯一的。在真值表中,逻函所包含的最小项恰是逻函取值为“1”所对应的项,如:二、最大项自学1.7.2 逻函的卡诺图表示法一、逻辑相邻项定义:在逻函的两个最小项中,只有一个变量因互补而不同

13、外,其余变量完全相同。如:。显然,在真值表中,几何相邻的两个最小项未必满足逻辑相邻。那么,能否将真值表中的最小项重新排列从而使得几何相邻必逻辑相邻呢?答案是:能,那就是真值表!ABCABCABCABCABCABCABCABCAA0432176BCBCBCBC01000111105ABC二变量:0101ABABCD0001111000011110四变量:二、相邻项的合并规则两个相邻项合并可消去一个变量,如:四个相邻项合并可消去两个变量,如:八个相邻项合并可消去三个变量,如:同理:十六个相邻项合并可湔去四个变量;以此类推。910课时:1.7.3 逻函的卡诺图化简法化简原则:被圈最小项数应等于2个;

14、 卡诺圈应为矩形且能大不小; 最小项可被重复圈但不能遗漏;每圈至少应包含有一个新有最小项。例1: Y(0,1,3,7)Y0001111001ABC1111Y0001111000011110ABCD11111例2:Y(0,4,5,7,15)或:11111111Y0001111000011110ABCD例3:例4:Y=m(1,2,3,4,5,6,7,8,9,10,11,12,13,14)Y0001111000011110ABCD100111111111111圈“1”法:圈“0”法:依据:Y+1,即(Y+)包含所有最小项,未被Y包含的最小项必被所包含;又Y1时,0,(0,15),此例说明:卡诺图不仅

15、可以化简逻函,还可以转换表达形式。1.8约束逻函的化简法1.8.1 约束项和约束条件在8421BCD码中,m10m15 这六个最小项是不允许出现的,我们把它们称之为约束项(无关项、任意项)。(10,11,12,13,14,15)0称为约束条件。1.8.2 约束逻函的化简例:设A、B、C、D为一位8421BCD码,当C、D两变量取值相反时,函数值取值为1,否则取值为0,试写出逻函的最简表达式。ABCDY00000001001000110100010101100111100010010110011001解:先列出该逻辑问题的真值表:Y0001111000011110ABCD11111若不利用约束项

16、,则化简结果为:1112课时:第二章:门电路本章的教学目的与要求:1、了解二、三极管的静态开关特性;2、理解TTL门电路的工作原理和特性曲线;3、掌握TTL门电路的性能参数;4、了解CMOS与非门的工作原理,理解其性能参数;5、理解OC、TS门的作用和特点。本章的教学重点:TTL门电路的性能参数及使用方法。本章的教学难点:TTL门电路的原理及特性分析。2.1概述一、门电路用以实现基本逻辑运算和复合逻辑运算的单元电路统称为门电路。二、正、负逻辑正逻辑负逻辑01012.2二、三极管的开关特性2.2.1 二极管的开关特性截止断开导通闭合U2U1SRD2.2.2 三极管的开关特性VO/V0t/msVi

17、/V0t/ms截止区放大区饱和区VOVVCCRCRVT相当于截止区:II0,VV相当于饱和区:IV/(Rc)=Ics,V0V2.3最简单的与、或、非门电路2.3.1 二极管与门0.7V5VRABYD2D10V3V3.7VABY0V0V0V3V3V0V3V3V0V0V0V3VABY000110110001高电平“1”约定:电平低电平“0”Y=AB与逻辑功能。2.3.2 二极管或门YABRD1D20V3V0V2.3VABY000110110111VEE(-8V)R210kVCC(5V)AYR13.3kRC1kT=200V5V5V0VY=A+B或逻辑功能。2.3.3 三极管非门AY0110一、 当0

18、V时。所以VT截止,IC=0,VO=5V。二、 当Vi=5V时设:T导通,则:VBE0.7V,所以,。又因为IBIBS,所以T饱和导通,0V。1314课时:2.4TTL门电路R21.6R14R31R4130D1T1D2T2T3T4AVCC(5V)Y2.4.1 TTL反相器一、电路结构及工作原理0.2V3.4V1、输入A0.2V(VIL)T1导通,VB10.9V,T2、T4截止,IB1(VCCVB1)/R1=1.025A。T1深度饱和,Y(输出)VCCVR2VBE3VD23.4VVOH。2、输入A3.4V(VOH)T1集电结导通、T2、T4饱和,VB12.1V,T1发射结反偏,VE2VB1VBC

19、1VBES22.1V0.7V0.7V0.7V,VC2 VE3VCES20.7V0.2V0.9V,所以T3、D2截止,VO0.2V。0VO/VVI/V3.4VABCDVTH二、电压传输特性o(VI)15VVVVTH称为阈电压或门槛电压,约为1.4V。VL()VL()VLN(0.2V)VH()VH()VHN(3V)三、 输入噪声容限通常,很难保证输入、输出电平在正常值上始终不变,VOH()2.4V;VOL()0.4V。然后根据电压传输特性曲线由:VOH()VIL();VOL()VIH()。一般大约:VIL()0.8V;0VO/VVI/V3.4VABCDVOH()VIH()VIL()VOL()VOL

20、()VOH()VIH()2.0V。1VOVI1定义:VNLVIL()VOL() 0.8V0.4V0.4V;VNHVOH()VIH()2.4V2.0V0.4V。噪声容限反应了门电路的抗干扰能力。2.4.2TTL反相器输入、输出特性vI/VI/A0IISIIH(0.04mA)1.4V5VR1T1VBE2VBE41II5V一、输入特性I(I)IIS称为输入短路电流;IIH称为高电平输入电流。LO5V1RL二、输出特性O(L)1、 高电平输出特性5VR2T3OHD2R4RLLL/AOH/V05A74系列门电路输出高电平时的L不能超过0.4A。5VRLT4OLR3L2、 低电平输出特性L/AOH/V00

21、.2V16A1516课时:1111LVOHIIHVOLLIIS3、 扇出系数NO输出高电平时的NO :NOH=IOH(max)/IIH=0.4/0.04=10。输出低电平时的NOL :NOL=IOL(max)/IIS=16/1=16。三、 输入端负载特性I(RI)5VR1T1VBE2VBE4RI1VIRI5VRL/I/V01.4I(VCCVBE1)RI/(RI+R1)=(50.7)RI/(RI+4)=4.3RI/(RI+4)2.4.3TTL反相器动态特性自学2.4.4其它类型的TTL电路一、与非门、或非门、与或非门等&11&二、OC(Open Collector Gate)门和TS(Three

22、-State Output)门VOLVOHR4D2T3T45V过电流R4D2T3T45V问题的提出:典型TTL门电路的输出端不能并接使用。1、 OC门R2R1R3T2T4BVCCYA&1&m个门n个输入端RLVCC线与VOHVOHVOHIOHILMIOHIIHILIILVOLRL称上拉电阻。式中:IOH输出三极管截止时的漏电流;ILM输出三极管允许的最大电流;m负载门的个数,若负载门输入端为或运算,则m应为输入端数。2、TS门当EN=1时:当EN=0时:T3、T4均截止,输出呈高阻 态(禁态)。R2R1R3D1T1D2T2R4T3T4BVCCENAP11Y高电平有效:&ENBAY低电平有效:&

23、ENBAY虽然OC门和TS门都能实现线与,但OC 门的优势在于通过外接不同的电源电压可获得不同的输出高电平;而TS门的优势在于可方便地构成总线结构。如:单总线:双总线:ENEN&AY&B&Z&ENENZEN&BYA以下电路仅作扼要介绍。2.4.5 改进型TTL电路74H系列、74S系列、74LS系列等。2.5 其它类型的双极型数字集成电路ECL电路、I2L电路。1718课时:2.6CMOS门电路2.6.1CMOS反相器1、电路结构及工作原理设:VDDVTH1+ VTH2 ,且VIL=0V,VIH=VDD。则:输入与输出间为非逻辑关系。VOVIVDDT1T2VDDVDD/2iDVIVTH1VTH

24、202、电压传输特性和电流传输特性0VDDVDDVDD/2VDD/2VIVODCBA2.6.2CMOS反相器的输入、输出特性VOVIVDDT2T1D2DIRSVIiI0VDD+0.7V-0.7VVDDT2RLiD2iOLVIH=VDDVOLVOLiOL0VDD=5V10V15V2.6.3CMOS与非门BAYVDDT4T3T2T12.6.4CMOS传输门和双向开关CCVDDO/II/OT2T1VIt010V3V7VT1导通T2导通设:传输信号电压为10V,C=10V,C=0V,VTH1=VTH2=3V。TGC1O/II/O SWCI/OO/I1920课时:第三章:组合逻辑电路本章的教学目的与要求

25、:1、理解编码器、译码器、数据选择器、加法器等常用组合逻辑电路的工作原理,掌握它们的使用方法;2、掌握组合逻辑电路的分析方法,理解组合逻辑电路的设计方法;3、了解常用显示器的工作原理;4、会用中规模集成电路实现逻函;5、了解组合逻辑电路中的竞争冒险现象。本章的教学重点:1、掌握组合逻辑电路的分析方法;2、会用中规模集成电路实现逻函。本章的教学难点:集成电路各控制端的作用及使用方法。3.1概述组合逻辑电路数字电路时序逻辑电路组合逻辑电路的特点:功能特点: 任意时刻的输出信号只与此时刻的输入信号有关,而与信号作用前电路的输出状态无关。电路特点:不包含有记忆功能的单元电路,也没有反馈电路。3.2 组

26、合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法已知逻辑电路分析逻辑功能分析步骤: 由逻辑电路写出逻函表达式; 化简逻函并变换为与或式;列真值表,判断其功能。例:试分析图示电路的逻辑功能 。解:&1&CABCYABCY00000101001110010111011110000001功能: 检测三位二进制码是否相同; 检测三台设备的工作状态是否相同; 检测三个输入信号是否相同。3.2.2组合逻辑电路的设计方法已知逻辑功能设计实现电路设计步骤: 分析逻辑功能确定输入变量、输出函数; 列真值表; 写出逻函表达式并化简为适当的形式; 画出逻辑图并选择适当的器件实现逻函。例:电路设计一三人

27、表决电路 。 =1,同意;解:设:分别用A、B、C代表三的意见,取值 Y代表表决结果, =0,不同意。ABCY00000101001110010111011100010111 1,通过; Y= 0,未通过。 &CBAY3.3几种常用的组合逻辑电路3.3.1编码器编码:用文字、符号、数字表示特定对象的过程。如电话号码、运动员编号、姓名等均属编码。特指:把输入的每一个高低电平信号编成一个对应的二进制代码的电路。一、 普通编码器3位二进制编码器(8线3线编码器):3位二进制编码器Y2Y1Y0I7I1I00 0 00 0 11 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0

28、0 0 0 0 0 1Y0 Y2 Y3I0 I1 I2 I3 I4 I5 I6 I7 任一时刻仅允许有一个输入端为高电平(有效)约束。由真值表写出逻函表达式并利用约束项化简可得:111I7I6I5I4Y2I3I1I2Y1Y02122课时:二、优先编码器特点:允许多个输入信号同时有效,但只对优先权最高的一个输入信号进行编码。 8线3线编码器74LS148:电路见P141:F3.3.3。输入:,低电平有效;输出:,低电平有效。由电路易得:0,编码器工作;称为选通输入端,;低电平有效。1, 编码器不工作。0,表示编码器工作且无信号输入;称为选通输出端,低电平有效: 1, 编码器工作且有输入信号。称为

29、扩展输出端,低电平有效。=0,表示,编码器工作且有输入信号。逻辑符号:Y2 Y1 Y0 YS YEX 74LS148 SI0 I1 I2 I3 I4 I5 I6 I7 用二片74LS148扩展为16线4线编码器:Y2 Y1 Y0 YS YEX 74LS148 SI0 I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y0 YS YEX 74LS148 S I0 I1 I2 I3 I4 I5 I6 I7A15A14Z1A8A3Z2Z3&Z0A12A13A9A10A11A7A6A5A4A2A1A0& 10线4线(8421BCD码)编码器74LS147 电路见P144 F3.3.5:输入:,代表09十个数码;输出:,代表一位8421BCD码。集成3线8线译码器74LS138,电路见P146、F3.3.8。由电路易得:。称为译码控制端(使能端)。S0,不工作;S1,工作。S1A2 A1 A0011110000 0 00 0 11 1 11 1 1 1 1 1 11 1 1 1 1 1 10 1 1 1 1 1 11 0 1 1 1 1 11 1 1 1 1 1 0 A2A1A074138 A2A1A0

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育专区 > 教案示例

本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

工信部备案号:黑ICP备15003705号© 2020-2023 www.taowenge.com 淘文阁