《PCB设计总结.docx》由会员分享，可在线阅读，更多相关《PCB设计总结.docx（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品名师归纳总结PCB 设计总结一、 概述PCB 是一个连接电子元器件的载体。PCB 设计是一个把原理设计上的电气连接变成实实在在的,可用的线路连接。简洁的PCB 设计就是将器件的管脚依据肯定的需要连通,但对于高速,高密度的 PCB 设计,涉及到许多的方面,包括结构方面,信号完整性,EMC ,EMI , 电源设计,加工工艺方面等等。二、 布局1 材料PCB 材料许多,我们目前使用的基本都是FR4 的, TG 参数（高耐热性）是一个很重要的指标,一般结构工程师会在他们供应的cutout 里面给出 TG 参数的要求。2 合理的层数支配一块板 PCB 层数多少合适,要基于生产成本和信号质量需求两方面
2、考虑。对于速度低,密度小的板块,可以考虑层数少些,对于高速,高密度板,要尽可能多的支配完整的电的层, 以保证较好的信号质量。3 电源层和的层3.1 、电源层和的层的作用和区分电源层和的层都可以作为参考平面,在肯定程度上来说他们是一样的。但是,相对来说,电源平面的特性阻抗较高,与参考平面存在较大的电位势差。而的平面作为的基准, 的平面的屏蔽作用要远远好于电源屏幕,对于重要信号,最好挑选的平面作为参考屏幕。3.2 、电源层,信号层,的层位置A 、其次层为的层,用于屏蔽器件（假如有更重要的信号需要的,可以进行调整） B、全部信号层都有参考平面。C、最好不要相邻信号层,有的话,要支配信号走向为垂直方向
3、。D、关键信号参考平面为完整的的平面不跨分割区。可编辑资料 - - - 欢迎下载精品名师归纳总结方案电源层数的层数信号层数12341112SGPS2112GSSP3112SPGS3.3、几种常用的板子的叠层方案四层版我们一般选用方案1,方案 3 也可以挑选,前提条件是一些重要信号线必需在第四层。方案 1 示意图：TOPGNDVCCBOT在该方案中表层具有较好的信号质量,对器件也有较好的屏蔽, 使电源层和的层距离适当拉近,可以降低电源的的分布阻抗,保证电源的的去耦成效。其它一些方案参考paul wang 发的一份 emc 规范。可编辑资料 - - - 欢迎下载精品名师归纳总结XIO_16 的分层
4、结构,本板具有许多对ESSI 差分对和 4 对 2.5G 差分对,本板需要3 种主电源, 3.3V 和 1.0V 电源是交叉在一起的,无法进行分割,考虑到1.2V 电源电流比较大,同时为了信号质量比较好,本板采纳了3 个完整的电源平面。连接插座和5336 的差分对需要两个布线层完成,信号质量最好的是midlayer1 ,其次是 midlayer4 ,我们将 ESSI 线放到了这两层。 Line 侧的 2.5G 线放在了 midlayer1 层,这样过孔的支线比较短。和接插件相连的2.5G 线,由于层数的限制,放到了midlayer2 层,与相邻层没有叠层的区域内。相对来说, 这对线的质量要略微
5、差一点,但是两个参考平面都是完整的,所以质量应当也是有保证的。4 网表的调入正确无误的网表调入,是一个好的PCB 设计的开头。要做到正确的网表调入,要做到以下几点：1) 保证只有一个PCB 库,这样可以保证调用的库是精确的。2) 第一次调入网表会耗费许多时间,由于系统有一个比较pcb 网表和原理图网表的过程, 所以第一次调入的时候,即使有问题,也执行调入操作,这样可以节省一些时间。3) 以后再调入更新的网表,肯定要确定 update footprint 和 delete components not in 两个选项,保证调入的数据和网表一样,有错误的时候修改原理图,直到没有错误为止。5 规章设
6、置将不同的网络安排到不同的net class,依据需要设置线宽,线间距等等各项规章。可编辑资料 - - - 欢迎下载精品名师归纳总结6 布局合理的布局可以让PCB 板具有良好的稳固性,同时可以让layout 更加简洁完成。如何进行布局, 也是要基于多方面考虑到,主要包括信号走向, 热分析要求, 电气要求等等。6.1 、模块化布局6.1.1 、依据功能模块划分一块电路板的组成,会有许多种不同的功能模块,比如线路接口模块,驱动模块,CPU 模块等等 ,一般一个模块都会有它自己的一些相关电路,将这些相关电路的器件放在一起,可以让布线更短,更简洁,削减各个模块的相互干扰。6.1.2 、依据工作频率划分
7、依据不同高低的频率进行划分,削减不同频率的干扰。（在高速,高密度的pcb 设计中,这点比较难以实现）6.1.3 、依据信号分类依据信号分可以分为模拟信号和数字信号。模拟信号比较简洁受到数字信号的干扰,应当将模拟信号和数字信号放在不同的区域,电源和的平面应当将数字电源的和模拟电源的分别,在一点用粗线相连。6.1.4 、综合布局主要依据一个信号的流向,模块的分布,结构要求,热分析要求布局,兼顾美观性。6.2 、特殊器件布局6.2.1 、电源部分布局开关电源是EMI 产生的一个重要源头,单板供电线路越长,产生的干扰越严峻,所以电源部分应当布在电源进来的的方,并且与板上的规律电源的进行区域隔离。6.2
8、.2 、时钟部分时钟是板上最大的干扰源,时钟的放置应当远离输入输出模块（包括输入输出线）,远离前面板,尽量靠近它驱动的负载。6.2.3 、电感线圈电感线圈是最简洁受EMI 干扰的器件,要离EMI 源头尽量远,线圈下PCB 不能有高速线和敏锐线。6.2.4 、总线驱动器总线驱动器也是一个强大EMI 源头,要远离前面板,靠近被驱动端。6.2.5 、滤波电容滤波电容要就近安放在被滤波的电源脚邻近,越近越好, 特殊是滤除高频噪声的电容。储能电容要匀称分布。 去静电电容我们目前我们使用的是0.1uf 和 22pf 的组合, 成对的跨接在导轨和规律的之间。6.2.6 、匹配电阻端接匹配电阻要就近放在匹配的
9、源端（指的是有源端匹配要求的情形下）。可编辑资料 - - - 欢迎下载精品名师归纳总结6.2.7 、bead 的安放Bead 安放在规律的和爱护的（CGND ）的分割槽上。6.2.8 、变压器变压器安放在规律的和爱护的（ CGND ）的分割槽上, 变压器底部没有任何信号线和电源的, 可以更好隔离外界噪声和内部电路。7 、布线7.1 、线层的支配对于布线时, 哪些信号线支配在哪些层, 在进行布线前, 应当有个基本的支配, 线层的支配, 主要基于以下几个方面的考虑：1) 重要的信号线要支配在有完整的参考平面的层,参考平面最好是 GND 层,另一相邻的平面不会让这些信号有跨分割区的问题存在。 对于特
10、殊重要的信号线, 要求除了引脚上的过孔外,不添加其他过孔的情形下能够完成布线。2) 相邻层走线为正交关系。3) 低速线,可以支配在表层7.2 、线间距合理的线间距可以削减信号之间的串扰。考虑线间距, 既要考虑信号之间的相互干扰,也要考虑在肯定的间距下布线能不能完成,我们对线间距一般有如下几点要求：1) 一般信号线两倍线间距,对于表层和底层信号,由于有时候基于阻抗考虑,会较内层粗许多,在从芯片引脚引出的较短的一段线,可以不受此要求的约束。2) 时钟信号 3 倍线间距,假如时钟频率很高,需要尽可能的再增大间距。3) 622M ESSI 线, 40mil 间距以上。4) 48V 电源（包括12V ）
11、与规律信号,规律电源之间间距27mil , 48V 电源之间 15mil , 规律信号,规律电的和CGND 之间间距 27mil 。7.3 、导轨处理1) 板卡两边需要两条导轨与机框相连,板边沿侧铜箔据板边沿25mil ,另一侧距板边沿3mm。2) 导轨底下全部电的层挖空,并且的比导轨多挖27mil ,电源比的多挖 27mil 。3) 导轨上每隔 2mm 放一个小过孔（ 18/10mil ）。需要做开窗处理。4) 导轨两面都需做开窗处理7.4 、板边沿内电层处理板边沿的内电层需要往里面挖一些,的往里面挖20mil ,电源往里面挖 40mil 。7.5 、拼板拼板需要在单板的副本里面做,这样拼板
12、能够继承全部单板的属性。拼板拷贝的时候肯定要打开全部层,并挑选全部层。全部split 和 polygon 都不进行 rebuild 。8 、后期检查后期检查是确保 pcb 设计没有问题的最终一个保证了,没有一个规范的话, 检查总会显现纰漏。可编辑资料 - - - 欢迎下载精品名师归纳总结8.1 、单板检查1) DRC 检测：包括 un-routed net检查、short circuit 检查、最近距离检查、对于broken net,一般除了 CGND ,其它网络都要相连, 详细情形可以和原理图进行核对。对于 short circuit ,由于 BGA 有些不用的孔为了跳线便利,也打出来了,会
13、形成短路告警,最好一一核对。2) 网表校验：要求全部网络和原理图生成的网表一一对应,有不同的的方需要和原理图进行核对,确定不同的的方是不是错误。3) 图号核对：图号核对部分包括对图号,版本号,板名,防静电标志,ECI 标志（现在要求不能存在该标志） ,条码框。4) Mark 点核对：包括板子三个对角的mark 点,1mm 及 1mm 以下 pitch 的 BGA对角 mark 点核对。5) Tenting 核对：我们的板子是要求进行盖绿油加工的, 需要对盖绿油的孔进行tenting 操作,核对方法是关掉全部层,只打开multi layer ,top solder layer 和bottom s
14、older layer,然后认真校对,假如有发觉没有 tenting 的孔,打开全部层确认是否需要 tenting。留意：导轨上的孔是不做 tenting 的。6) 层标识核对,核对层标识是否和叠层次序一样。7) 泪滴核对：核对是否有做过泪滴。8) 核对导轨是否已经加上solder 层了,表层和底层都需要。9) 检查是否该做花盘的的方已经依据要求做了花盘了。8.2 、拼板检查题外话： 做拼板请在单板的副本上做, 这样不会丢失层。 拷贝单板的时候要打开全部层, Polygon 和 split 都不进行 rebuild,以保持和单板完全一样。1) DRC 检测：只进行 un-routed net检
15、测,正常情形是有几个拼板,就会分成几个不相连的网络2) 图号核对：确定拼板过程中没有丢失图号信息。3) Mark 点核对,确定拼板过程中没有丢失mark 点。4) 导轨 solder层核对,确定没有丢失导轨上的solder层。5) 核对不必要的定位孔、丝印层上的帮助线（建议用新增的机械层做帮助线） 和机械层上会割断板子的线是否已经删除。6) 检查花盘是否被更换。8.3 、加工数据检查1) 核对是否全部必要的层都已经生成数据了,粗略看看生成的数据是不是和PCB 最终版本一样2) 钻孔层和 Gerber层是否良好重叠。3) 核对不必要的定位孔和帮助线是否已经删除。4) 核对导轨上的 solder层是否存在。5) 核对图号信息,版本号信息是否正确。6) 检查花盘是否被更换。可编辑资料 - - - 欢迎下载