微机原理及接口技术重点归纳.docx

《微机原理及接口技术重点归纳.docx》由会员分享，可在线阅读，更多相关《微机原理及接口技术重点归纳.docx（50页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -一、 1、总线 是连接CPU 和 内存、缓存、外部掌握芯片之间的 数据通道。系统总线主要包括的址总线、数据总线、掌握总线。二、 1、从 功能 上来看， 8086CPU 可分为两部分，即总线接口部件BIU 和执行部件EU（1） 总线接口部件（BIU ）组成：段寄存器DS、CS、ES、 SS。 16 位指令指针寄存器IP 指向下一条要取出的指令代码。 20 位的址加法器用来产生 20 位的址 。 6 字节 8088 为 4 字节 指令队列缓冲器。总线掌握规律。功能 ：负责从内存中取指令，送入指令队列，实现CP

2、U 与储备器和I/O 接口之间的数据传送。（2） 执行部件（ EU ）组成 ： ALU 算术规律单元）通用寄存器AX 、BX 、CX 、DX 专用寄存器BP、SP、 SI 、DI 。标志寄存器PSW 。 EU 掌握系统。功能 ：负责分析指令和执行指令。2、BIU 和 EU 的动作和谐原就：将 8086/8088 CPU 分成二个独立的功能部件使二者能够并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高CPU 的工作效力，加快指令的执行速度。指令队列可以被看成是一个特别的RAM ，它的工作原理是 先进先出 ，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。EU 和 BIU

3、 之间就是通过指令队列联系起来，多数情形下， BIU 在不停的向队列写入指令，而EU 每执行完一条指令后，就向队列读取下一条指令。二者的动作既独立，又和谐。3、 通用寄存器8086/8088 有 4 个 16 位的通用寄存器（AX 、BX 、CX 、DX ），可以存放 16 位的操作数 ，也可分为8 个 8 位的寄存器（ AL 、AH 。BL 、BH 。CL 、CH 。DL 、DH ）来使用。 其中 AX 称为 累加器 ，BX 称为 基址寄存器 ，CX 称为 计数寄存器 ，DX 称为 数据寄存器， 这些寄存器在详细使用上有肯定的差别。4、指针寄存器系统中有两个16 位的指针寄存器SP 和 BP

4、，其中 SP 是堆栈指针寄存器，由它和 堆栈段寄存器SS 一起来确定堆栈在内存中的位置。BP 是基数指针寄存器，通常用于存放基的址。5、变址寄存器系统中有两个16 位的变址寄存器SI 和 DI ，其中 SI 是源变址寄存器，DI 是目的变址寄存器，都用于指令的变址寻址方式。6、掌握寄存器IP、标志寄存器是系统中的两个16 位掌握寄存器，其中IP 是指令指针寄存器 ，用来掌握CPU 的指令执行次序，它和代码段寄存器CS 一起可以确定当前所要取 的指令的内存的址。次序执行程序时，CPU 每取一个指令字节，IP 自动加 1，指向下一个要读取的字节。当IP 单独转变时，会发生段内的程序转移。当CS 和

5、 IP 同时转变时，会产生段间的程序转移。标志寄存器的内容被称为处理器状态字PSW，用来存放8086 CPU 在工作过程中的状态。7、 段寄存器系统中共有4 个 16 位段寄存器 ，即 代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS 和附加段寄存器ES。这些段寄存器的内容与有效的的址偏移量一起，可确定内 存的物理的址。通常CS 划定并掌握程序区，DS 和 ES 掌握数据区， SS 掌握堆栈区。可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 1 页，共 25 页 - - - - - - - - - -可编辑资料 - - - 欢迎

6、下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -8、标志寄存器8086/8088 内部标志寄存器的内容，又称为处理器状态字PSW,Processor Status Word ，共有 9 个标志位 。可分成两类：一类为状态标志，一类为掌握标志。（ 1）状态标志位：CF 进位标志位，做加法时最高位显现进位或做减法时最高位显现借位，该位置1，反之为 0 。PF 奇偶标志位，当运算结果的低8 位中 l 的个数为偶数时，就该位置1，反之为0。AF 半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就 置 1

7、。通常用于对BCD 算术运算结果的调整。 （例： 1101 1000+1010 1110=1 1000 0110 其中 AF 1， CF 1）ZF 零标志位， 运算结果为0 时，该标志位置1，否就清0。SF符号标志位，当运算结果的最高位为1，该标志位置1，否就清0。即与运算结果的最高位相同。OF 溢出标志位，反映运算结果是否超出了8 位或 16 位带符号数所能表达的范畴，OF ，否就 OF .（ 2）掌握标志位：TF 跟踪标志位。当该位置1 时，将使微处理器进入单步工作方式，通常用于程序的调试。 IF 中断答应标志位，如IF 1，就处理器可以响应可屏蔽中断，IF 时不能响应可屏蔽中断。DF 方

8、向标志位，如该位置1，就串操作指令的的址修改为自动减量方向，反之，为自动增量方向。9、8086/8088 引脚结构VCC 40、GND 1、20：电源、接的引脚，8088/8086CPU 采纳 单一的 +5V 电源 ，但有两个接的引脚。CLK Clock ，19：时钟信号输入引脚，时钟信号的方波信号，占空比约为33%，即 1/3 周期为高电平， 2/3 周期为低电平，8088/8088 的时钟频率（又称为主频）为5MHz ，即从该引脚输入的时钟信号的频率为5MHz 。RESET Reset，21：复位信号输入引脚，高电平有效 。8088/8086CPU 要求复位信号 至少维护 4 个时钟周期

9、才能起到复位的成效，复位信号输入之后，CPU 终止当前操作，并对处理 器的 标志寄存器、 IP 、DS、SS、ES 寄存器及指令队列进行 清零 操作，而将 CS 设置为 0FFFFH 。 READY Ready， 22：“预备好”状态信号输入引脚，高电平有效 ，“ Ready”输入引脚接收来自于内存单元或I/O 端口向 CPU 发来的“预备好”状态信号，说明内存单元或I/O 端口已经预备好进行读写操作 。该信号是和谐CPU 与内存单元或I/O 端口之间进行信息传送的 联络信号。TEST Test，23：测试信号输入引脚，低电平有效 。TEST 信号与 WAIT 指令结合起来使用， CPU 执行

10、 WAIT 指令后，处于等待状态，当 TEST 引脚输入低电平常，系统脱离等待状态， 连续执行被暂停执行的指令。RD Read， 32，三态 ：读掌握输出信号引脚，低电平有 效，用以指明要执行一个对内存单元或 I/O 端口的读操作，详细是读内存单元仍是I/O 端口，取决于掌握信号。NMI Non-Maskable Interrupt ， 17、INTRInterrupt Request ， 18：中断恳求信号输入引脚， 引入中断源向CPU 提出的中断恳求信号，高电平有效 ，前者为非屏蔽中断恳求，后者为可屏蔽中断恳求信号。可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - -

11、 - - - - - - - -第 2 页，共 25 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -AD15 AD0 Address Data Bus ，2 16，三态 ：的址 /数据复用信号输入/输出引脚，分时输出 低 16 位的址信号及进行数据信号的输入/输出。A19/S6 A16/S3 Address Status Bus，35 38，三态 ：的址 /状态复用信号输出引脚，分时输出的址的高4 位及状态信息，其中S6 为 0 用以指示8086/8088CPU 当前与总线连通

12、。S5 为 1 说明 8086/8088CPU 可以响应可屏蔽中断。S4、S3 共有四个组合状态，用以指明当前 使用的段寄存器，00 ES， 01 SS， 10 CS，11DS 。BHE/ S7 Bus High Enable/Status ，34， 8086 中，三态 ：高 8 位数据答应 / 状态复用信号输出引脚，输出。分时输出有效信号，表示高8 为数据线D15 D8 上的数据有效和S7 状态信号 ， 但 S7 未 定 义 任 何 实 际 意 义 。SS034， 8088 中 ：在 8088 系统中，该引脚用来与DT/R 、M/IO 一起打算 8088 芯片当前总线周期的读写操作。MN/M

13、XMinimum/MaximumModelControl ， 33：最小 /最大模式设置信号输入引脚，该输 入引脚电平的高、低打算了CPU 工作在最小模式仍是最大模式，当该引脚接 +5V 时， CPU工作于最小模式下，当该引脚接的时，CPU 工作于最大模式下。 10、 CPU 部分引脚的三态性所谓 三态 是指总线输出可以有三个状态：高电平、低电平和高阻状态 。当处于 高阻 状态时，该总线在规律上与全部连接负载断开。11、最小模式下的24 到 31 引脚INTA Interrupt Acknowledge ， 24，三态 ： 中断响应信号输出引脚， 低电平有效 ，该引脚是CPU 响应中断恳求后，

14、向中断源发出的认可信号，用以通知中断源，以便供应中断类型码， 该信号为 两个连续的负脉冲。ALE Address Lock Enable ，25：的址锁存答应输出信号引脚， 高电平有效 ，CPU 通过该引脚向的址锁存器8282/8283 发出的址锁存答应信号，把当前的址/数据复用总线上输出的是的址信息，锁存到的址锁存器8282/8283 中去。 ALE 信号不能被浮空。DEN Data Enable，26，三态 ：数据答应输出信号引脚，低电平有效 ，为数据总线收发器8286供应一个掌握信号，表示CPU 当前预备发送或接收一项数据。DT/R Data Transmit/Receive ， 27，

15、三态 ：数据收发掌握信号输出引脚，CPU 通过该引脚发出掌握数据传送方向的掌握信号，在使用8286/8287 作为数据总线收发器时，信号用以掌握数据传送的方向，当该信号为高电平 时，表示数据由CPU 经总线收发器8286/8287 输出，否就，数据传送方向相反。M/IO Memory/Input &Output，28，三态 ： 储备器或I/O 端口挑选信号输出引脚，这是 CPU区分进行储备器拜访仍是I/O 拜访的输出掌握信号。WR Write ，29，三态 ：写掌握信号输出引脚，低电平有效，与 M/IO 协作实现对储备单元、I/O 端口所进行的写操作掌握。HOLD HoldRequest，31

16、： 总线保持恳求信号输入引脚，高电平有效。这是系统中的其它总线部件向CPU 发来的总线恳求信号输入引脚。HLDA Hold Acknowledge ，30： 总线保持响应信号输出引脚，高电平有效，表示 CPU 认可其他总线部件提出的总线占用恳求，预备让出总线掌握权。可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 3 页，共 25 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -12、最大模式下的24 到 31 引脚 Q

17、S1、 QS0InstructionQueue Status， 24、25：指令队列状态信号输出引脚，这两个信号的组合给出了前一个T 状态中指令队列的状态，以便于外部8088/8086CPU 内部指令队列的动作跟踪。QS1 QS0 性能00无操作01从指令队列的第一个字节取走代码10队列为空11除第一个字节外，仍取走了后续字节中的代码S0、 S1、S226、27、28，三态 ：总线周期状态信号输出引脚，低电平的信号输出端，这些信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，总线掌握器8288利用这些信号来产生对储备单元、I/O 端口的掌握信号。LOCKLock ，29，三态 ：

18、 总线封锁输出信号引脚，低电平有效， 当该引脚输出低电平常， 系统中其它总线部件就不能占用系统总线。信号是由指令前缀LOCK 产生的，在LOCK前缀后面的一条指令执行完毕之后，便撤消信号。此外，在8088/8086 的 2 个中断响应脉冲之 间，信号也自动变为有效的低电平，以防止其它总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。RQ/GT0 、 RQ/GT1 Request/Grant， 31、30：总线恳求信号输入/总线答应信号输出引脚， 这两个信号端可供CPU 以外的两个处理器，用来发出访用总线的恳求信号和接收CPU 对总线恳求信号的应答。这两个引脚都是双向的，恳求与

19、应答信号在同一引脚上分时传输，方向相反。其中31 脚比的 30 脚优先级高。13、总结具有 分时复用 总线功能的引脚：AD0AD15 、A16/S3A19/S6、BHE/S7。 具有 三态性 的引脚： AD0AD15 、 A16S3A19S6 、BHE/S7、RD 、WR 、M/IO 、DT/R 、 DEN 、INTA 等。最大 模式下和 最小 模式下 含义不同 的引脚： 24 腿31 腿。8086 和 8088 不同 的引脚： 28 腿， 39 腿， 28 腿， 34 腿。14、 8086 和 8088CPU 的不同之处8086 指令队列长度为 6 个字节 ， 8088 为 4 个。8086

20、要在指令队列中至少显现2 个闲暇字节时才预取后续指令，而8088 只要显现一个闲暇字节BIU 就会自动拜访储备器。8088CPU 中，BIU 总线掌握电路与外部交换数据的总线宽度是8位，总线掌握电路与专用寄存器组之间的数据总线宽度也是8 位，而EU 的内部总线是16位，这样，对16 位数的储备器读/写操作要两个读/写周期才可以完成。8086 和 8088 有如干引脚信号不同，分别是28 腿， 39 腿， 28 腿， 34 腿。可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 4 页，共 25 页 - - - - - - - - - -

21、可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -15、 8086/8088 系统有 20 根的址总线 ，它可以直接寻址的储备器单元数为220=1MB而微处理器中全部的寄存器都是16 位的16、储备器分段由于 CPU 内部的寄存器都是16 位的， 为了能够供应20 位的物理的址， 系统中采纳了储备器分段的方法。规定储备器的一个段为64KB ，由段寄存器来确定储备单元的段的址，由指令供应该单元相对于相应段起始的址的16 位偏移量。这样，系统的整个储备空间可分为 16 个互不重叠的规律段。储备器的每个段的容量为64KB ，并答

22、应在整个储备空间内浮动，即段与段之间可以部分重叠、完全重叠、连续排列，特别敏捷。17、与储备单元的址相关的几个概念物理的址 ：一个储备单元的实际的址 20 位 。物理的址与储备单元是一一对应关系。20212H 规律的址 ：是指段的址和偏移的址，是指令中引用的形式的址。一个规律的址只能对应一 个物理的址，而一个物理的址可以对应多个规律的址。2000:0202H段的址 ：是指一个段的起始的址，最低 4 位为零 ，一般将其 有效数字16 位 存放在 段寄存器中。 2000H偏移的址 ：段内储备单元相对段的址的距离16 位。同一个段内， 各个储备单元的段的址是相同的，偏移的址是不同的。0202H物理的

23、址的运算方法：物理的址 =段的址 +偏移的址=段寄存器内容10H+ 偏移的址取指令物理的址=CS 10H+IP堆栈操作物理的址 =SS10H+SP/BP 的表达式 储备器操作数物理的址 =DS/ES 10H+ 偏移的址18、 8086 储备体的结构8086 将 1M 字节储备体分为两个库，每个库的容量都是512K 字节 。其中与数据总线 D15 D8 相连的库全由 奇的址 单元组成，称高字节库或奇的址库，并用 BHE 信号作为库选信号。 另一个库与数据总线的D7 D0 相连， 由偶的址 单元组成， 称低字节库或偶低址库，利用 A0 作为库选信号。明显，只需A19 A1 共 19 位的址 用来作

24、为两个库内的单元寻址。在组成储备系统时，总是使偶的址单元的数据通过AD0 AD7 传送，而奇的址单元的数据通过 AD8 AD15 传送，明显， 并不是全部总线周期都存取总线高字节，只有存取规章字，或奇的址的字节，或不规章字的低八位，才进行总线高字节传送。可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 5 页，共 25 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -最小模式所谓最小模式，就是系统中只有一个8086/80

25、88 微处理器，在这种情形下，所有的总线掌握信号，都是直接由CPU 产生的，系统中的总线掌握规律电路被减到最少，该模式适用于小规模的微机应用系统。MN/MX端接 +5V ，打算了工作模式。有一片8284A ，作为时钟信号发生器。有三片8282 或 74LS273，用来作为的址信号的锁存器。当系统中所连的储备器和外设端口较多 时，需要增加数据总线的驱动才能，这时， 需用 2 片 8286/8287 作为数据总线收发器。最大模式所谓最大模式，是指系统中至少包含两个微处理器，其中一个为主处理器，即8086/8086CPU ，其它的微处理器称之为协处理器，它们是帮助主处理器工作的。 该模式适用于大中型

26、规模的微机应用系统。最小模式所拥有的配置。有一片8288 总线掌握器来对CPU 发出的掌握信号进行变换和组合，以得到对储备器或 I/O端口的读 /写信号和对锁存器8282及数据总线收发器8286 的掌握信号。有 8259A （可选）用以对多个中断源进行中断优先级的治理，但假如中断源不多，也可以不用中断优先级治理部件。与最小模式相比，系统中增加了总线掌握器8288 .19、时序 是运算机操作运行的时间次序。20几个基本概念指令周期 ：一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所用的时间，称为相应指令的指令周期。总线周期 ：是指 CPU 与储备器或外设进行一次数据传送所需要的时间

27、。可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 6 页，共 25 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -时钟周期 ：又称为 T 状态， 是一个时钟脉冲的重复周期，是 CPU 处理动作的基本时间单位。它是由主频来确定，如8086 的主频为 5MHz ，就一个时钟周期为200ns。等待周期 ：是在一个总线周期的T3 和 T4 之间， CPU 依据 Ready 信号来确定是否插入TW ，插入几个 TW 。闲暇周期

28、 ：是指在二个总线周期之间的时间间隔总线处在闲暇状态。如为 3 个时钟周期，就闲暇周期为3 个 Ti 。时钟周期 T 作为基本时间单位，一个等待周期TW=T 。一个闲暇周期Ti=T 。一个总线周期通常由四个T 组成，分别称为T1T2 T3 T4。一个指令周期由一到几个总线周期组成。典型的 8086/8088 总线周期序列T1 状 态 ， 发 的 址 信 息 。 T2 状态，总线的高4 位输出状态信息。 T3 状态，高4 位状态信息，低16 位数据信息。 T3 之后，可能插入TW 。在 T4 状态，终止。21、 8086/8088 微机系统的主要操作系统的复位与启动操作。暂停操作。总线操作。（

29、I/O 读、 I/O 写、存贮器读、存贮器写）中断操作。最小模式下的总线保持。最大模式下的总线恳求/答应。22 典型的总线时序图最小模式下的写周期时序可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 7 页，共 25 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -23 典型的总线时序图系统复位时序RESET是外部引入CPU 的信号， 高电平有效 ，脉冲宽度不低于4 个时钟周期 。每当 RESET 有效时， CPU 便终

30、止当前的操作，使系统回到初始状态 ，即： a使全部的三态输出线被置成高阻状态，输出掌握信号失效。b 除 CS=FFFFH外，指令队列和其他全部的寄存器被清零。cCPU 从 FFFF0H 单元读取指令，执行操作。d 对系统进行测试，引入DOS 。三1储备器的分类按储备介质 分类磁芯储备器、半导体储备器、光电储备器、 磁膜、磁泡和其它磁表面储备器以及光盘储备器等。按存取方式 分类随机储备器内存和硬盘 、次序储备器 磁带 。 按储备器的读写功能分类只读储备器ROM 、随机储备器RAM 。按信息的可储存性分类非永久记忆的储备器、永久性记忆的储备器。按在运算机系统中的作用分类主储备器、帮助储备器、缓冲储

31、备器、掌握储备器等。2储备器系统的三项主要性能指标是【容量】、【速度】和【牢靠性】3、半导体储备器的分类：常被用作内存和高速缓存。1 只读储备器 Read Only Memory,ROM： 内容只可读出不行写入，最大优点是所存信息可长期储存，断电时，ROM 中的信息不会消逝。主要用于存放固定的程序和数据，通常用它存放引导装入程序。掩膜ROM其中的信息是在生产时一次性写入，不能修改，适合于储存可以成批生产的、成熟的程序与数据，成本特别低。可编程的ROM Programmable-ROM ，PROM其中的信息由用户在特定的条件下一次性写入，一经写入后就无法修改，又称一次性可编程 ROM 。可擦除可

32、编程ROM Erasable Programmable ROM,EPROM用户可使用系外线照耀来擦除信息，利用专用的写入重视新写入新的信息，并可多次擦除和多次改写，但擦除和写入时间较长。电可擦除可编程ROM Electronic ErasibleProgrammable ROM, EEPROM可以用特定的电信号在线进行多次擦除和改写信息，比 EPROM 使用便利， 但存取速度较慢，价格昂贵快擦型储备器Flash Memory可以用特定的电信号在线进行多次擦除和改写信息，结构简洁， 存取速度快， 储备容量大、读取速度快、信息不易丢失、低功耗、可在线读写和高抗干扰才能。可编辑资料 - - - 欢迎

33、下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 8 页，共 25 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -2 随机储备器 Random Access Memory,RAM ： 静态随机储备器Static RAM, SRAM SRAM其储备电路是以双稳态触发器为基础，只要不掉电，信息永不会丢失，不需要刷新电路。 SRAM的主要性能是：存取速度快、功耗较大、容量较小。它一般适用于构成高速缓冲储备器（Cache）。动态随机储备器Dynamic

34、RAM, DRAM DRAM是依靠电容来储备信息，电路简洁集成度高，但电容漏电，信息会丢失，故需 要专用电路定期进行刷新。DRAM的主要性能是：容量大、功耗较小、速度较慢。它被广泛的用作内存贮器的芯片。4储备器的系统结构1 基本储备单元：一个基本储备单元可以存放一位二进制信息，其内部具有两个稳固的且相互对立的状态，并能够在外部对其状态进行识别和转变。不同类型的基本储备单元，打算了由其所组成的储备器件的类型不同。2 储备体 ：一个基本储备单元只能储存一位二进制信息，如要存放M N 个二进制信息，就需要用M N 个基本储备单元，它们按肯定的规章排列起来，由这些基本储备单元所构成的阵列称为储备体或储

35、备矩阵。3 的址译码器 ：由于储备器系统是由很多储备单元构成的，每个储备单元一般存放8 位二进制信息， 为了加以区分， 我们必需第一为这些储备单元编号，即安排给这些储备单元不同 的的址。的址译码器的作用就是用来接受CPU 送来的的址信号并对它进行译码，挑选与此的址码相对应的储备单元，以便对该单元进行读/写操作。储备器的址译码有两种方式，通常称为单译码与双译码。单译码 ：单译码方式又称字结构，适用于小容量储备器。双译码 ：双译码结构中， 将的址译码器分成两部分，即行译码器又叫 X 译码器 和列译码器又叫 Y 译码器 。X 译码器输出行的址挑选信号，Y 译码器输出列的址挑选信号，行列挑选线交叉处即

36、为所选中的单元。4 片选与读 / 写掌握电路 ：片选信号用以实现芯片的挑选。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读 /写操作。片选信号一般由的址译码器的输出及一些掌握信号来形成，而读 / 写掌握电路就用来掌握对芯片的读 /写操作。5I/O电路 ： I/O 电路位于系统数据总线与被选中的储备单元之间，用来掌握信息的读出与写入，必要时，仍可包含对I/O 信号的驱动及放大处理功能。6 集电极开路或三态输出缓冲器：为了扩充储备器系统的容量，经常需要将几片RAM 芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态输出缓冲器。5基本储备器芯片模型在微型系统中，CPU 对储

37、备器进行读写操作，第一要由的址总线给出的址信号，挑选要进行读 /写操作的储备单元，然后通过掌握总线发出相应的读/写掌握信号，最终才能在数据总线上进行数据交换。所以，储备器芯片与CPU 之间的连接，实质上就是其与系统总线的连接，包括 1的址线的连接。2 数据线的连接。3掌握线的连接。可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 9 页，共 25 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -的址线的位数：从图中可看出

38、的址线的位数打算了芯片内可寻址的单元数目，如 Intel21141K4 有 10 条的址线， 就可寻址的单元数为1024 个。 Intel211616K 1 有 14 条的址线， 就可寻址的单元数为16K 个。数据线的根数：RAM芯片的数据线多数为1 条，静态RAM 芯片一般有4 条和 8 条。如为1 条数据线，就称为位片存贮芯片。如有4 条数据线，就该芯片可作为数据的低4 位或高 4位。如有8 条数据线，就该芯片正好作为一个字节数，其引脚已指定相应数据位的名称。掌握线 ： RAM芯片的掌握引脚信号一般有：芯片挑选信号、读/写掌握信号，对动态RAM（DRAM ）仍有行、列的址选通信号。6储备器

39、芯片与CPU 的连接在实际应用中，进行储备器与CPU 的连接需要 考虑以下几个问题： CPU 的总线负载才能。 CPU 与储备器之间的速度匹配。储备器的址安排和片选。掌握信号的连接。1 掌握线的连接：即如何用CPU 的储备器读写信号同储备器芯片的掌握信号线连接，以实现对储备器的读写操作。简洁系统： CPU 读写信号与储备器芯片的读写信号直接相连。复杂系统： CPU 读写信号和其它信号组合后与储备器芯片的读写信号直接相连。CPU 读信号最终和储备器的读信号相连，CPU 写信号最终和储备器的写信号相连。(2) 数据线的连接：如一个芯片内的储备单元是8 位，就它自身就作为一组，其引脚D0 D7 可以

40、和系统数据总线D0 D7 或 D8 D15 直接相连。如一组芯片 4 个或 8 个才能组成8位储备单元的结构，就组内不同芯片应与不同的数据总线相连。可编辑资料 - - - 欢迎下载精品名师归纳总结8088D 7D 06116I/O 8I/ O 18088D7D 6D 021647 DINDOUT21646 DINDOUT21640 DINDOUT可编辑资料 - - - 欢迎下载精品名师归纳总结(3) 的址线的连接：将用以“字选”的低位的址总线直接与存贮芯片的的址引脚相连，将用以“片选”的高位的址总线送入译码器可编辑资料 - - - 欢迎下载精品名师归纳总结8086译码器A19A128086译码

41、器A19A11可编辑资料 - - - 欢迎下载精品名师归纳总结27326116A11A0A11A0A10A0A10A0可编辑资料 - - - 欢迎下载精品名师归纳总结学习资料 名师精选 - - - - - - - - - -第 10 页，共 25 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品名师归纳总结资料word 精心总结归纳 - - - - - - - - - - - -的址线的连接可以依据所选用的半导体储备器芯片的址线的多少，把CPU 的的址线分为芯片外 指储备器芯片 的址和芯片内的的址，片外的址经的址译码器译码后输出。作为储备器芯片的片选信号，用来选中CPU 所要拜访的储备器芯片。片内的址线直接接到所要访 问的储备器芯片的的址引脚，用来直