《2022年《数字逻辑与电路》复习题 .pdf》由会员分享，可在线阅读，更多相关《2022年《数字逻辑与电路》复习题 .pdf（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字逻辑与电路复习题第一章数字逻辑基础（数制与编码）一、选择题1以下代码中为无权码的为CD。A. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码2以下代码中为恒权码的为AB。A.8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码3一位十六进制数可以用C 位二进制数来表示。A. B.C. D. 16 4十进制数 25 用 8421BCD 码表示为 B。A.10 101 B.0010 0101 C.100101 D.10101 5在一个 8 位的存储单元中，能够存储的最大无符号整数是D。A.（256）10 B.（127）10 C.（FF）16 D.（255）10
2、 6与十进制数（ 53.5）10等值的数或代码为ABCD。A.(01010011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 7 与 八 进 制 数 ( 47. 3)8等 值 的 数 为 ： AB。A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)2 8.常 用 的 BCD 码 有 CD。A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题（正确打，错误的打）1. 方波的占空比为 0. 5。 （）占空比 (Duty Ratio)在电信领域中有如下含义：在一串理想的脉冲周期序列中（如方波）
3、，正脉冲的持续时间与脉冲总周期的比值。2. 8421码 1001比 0001大。 （）3. 数字电路中用“ 1”和“ 0”分别表示两种状态 ,二者无大小之分。（）4格雷码具有任何相邻码只有一位码元不同的特性。（）5八进制数（ 17）8比十进制数（ 17）10小。 （）6当传送十进制数5 时，在 8421 奇校验码的校验位上值应为1。 （）7十进制数（ 9）10比十六进制数（ 9）16小。 （）8当 8421奇校验码在传送十进制数（8）10时，在校验位上出现了1 时，表明在传送过程中出现了错误。（）精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 -
4、 - - - - - - - - -第 1 页，共 16 页 - - - - - - - - - - 三、填空题1. 数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用0 和 1来表示。2. 分析数字电路的主要工具是逻辑代数 ，数字电路又称作 逻辑电路 。3. 在数字电路中，常用的计数制除十进制外，还有二进制 、八进制 、 十六进制 。4. 常用的 BCD 码有 8421BCD 码、5421BCD 码、2421BCD 码、等。常用的可靠性代码有余三码 、格雷码 。奇偶校验码5. （10110010. 1011）2=(262.54)8=(B2.B)166.(35. 4)8=（）
5、2=()10=( )16=()8421BCD7. （39.75 )10=（）2=()8=()168.(5E. C)16=（）2=()8=()10= ()8421BCD9. （0111 1000)8421BCD =（）2=()8=()10=()16四、思考题1在数字系统中为什么要采用二进制？2格雷码的特点是什么？为什么说它是可靠性代码？3奇偶校验码的特点是什么？为什么说它是可靠性代码？填空题6 11101.1 29.5 1D.8 (0010 1001.0101) 7 100111.11 47.6 27.C 8 1011110.11 136.6 94.75 (1001 0100.0111 0101
6、) 91001110 116 78 4E 思考题1因为数字信号有在时间和幅值上离散的特点，它正好可以用二进制的1 和 0 来表示两种不同的状态。2格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。这个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。3奇偶校验码可校验二进制信息在传送过程中1 的个数为奇数还是偶数，从而发现可能出现的错误。第一章数字逻辑基础（函数与化简）一、选择题精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 2 页，共 16 页 - - - -
7、- - - - - - 1. 以 下 表 达 式 中 符 合 逻 辑 运 算 法 则 的 是 。A.C C=C2B. 1+1=1 0 C.0 1 D. A+ 1=12. 逻辑变量的取值和可以表示： 。A. 开关的闭合、断开B.电位的高、低C.真与假D. 电流的有、无3. 当逻辑函数有 n 个变量时，共有个变量取值组合？A. n B. 2n C. n2D. 2n4. 逻辑函数的表示方法中具有唯一性的是。A .真值表B.表 达 式C.逻 辑 图D.卡 诺 图5.F=AB+BD+CDE+AD=。A.DBAB.DBA)(C.)(DBDAD.)(DBDA6.逻辑函数 F=)(BAA=。A. BB.A C
8、.BAD.BA7求一个逻辑函数F 的对偶式，可将 F 中的。A .“”换成“+”，“+”换成 “” B.原 变 量 换 成 反 变 量 ， 反 变 量 换 成 原 变 量C.变 量 不 变D.常 数 中 “0 ” 换 成 “1 ” ， “ 1” 换 成 “0 ”E.常 数 不 变8A+BC=。A 、 A +BB、 A +C C、 （ A +B） （ A+ C）D、 B+C9 在 何 种 输 入 情 况 下 ， “ 与 非 ” 运 算 的 结 果 是 逻 辑 0。A全部输入是 0 B.任一输入是 0 C.仅一输入是 0 D.全部输入是 1 10 在 何 种 输 入 情 况 下 ， “ 或 非 ”
9、 运 算 的 结 果 是 逻 辑 0。A全部输入是 0 B.全部输入是 1 C.任一输入为 0，其他输入为 1 D.任一输入为 1 二、判断题（正确打 ，错误的打 ）1 逻辑变量的取值，比大。 （） 。2 异或函数与同或函数在逻辑上互为反函数。（ ） 。3若两个函数具有相同的真值表，则两个逻辑函数必然相等。（） 。4因为逻辑表达式A+B+AB=A+B成立，所以 AB=0 成立。 （）5若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（ ）6若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）7逻辑函数两次求反则还原，两次作对偶式变换也还原为它本身。（）8逻辑函数 Y=AB+AB
10、+BC+BC已是最简与或表达式。（）9因为逻辑表达式AB+AB +AB=A+B+AB成立，所以 AB+AB= A+B 成立。 （）精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 3 页，共 16 页 - - - - - - - - - - 10对 逻 辑 函 数 Y=AB+AB+BC+BC利 用 代 入 规 则 ，令A=BC代 入 ， 得Y= BCB+BCB+BC+BC=BC+BC成立。 （）三、填空题1. 逻辑代数又称为代数。最基本的逻辑关系有、三种。常用的导出逻辑运算为、 、 、 、 。2. 逻辑函数
11、的常用表示方法有、 、 。3. 逻辑代数中与普通代数相似的定律有、 、 。摩根定律又称为。4. 逻辑代数的三个重要规则是、 、 。5逻辑函数 F=A+B+CD 的反函数。6逻辑函数 F=A（B+C） 1 的对偶函数是。7添加项公式 AB+AC+BC=AB+AC 的对偶式为。8逻辑函数 F=A BCD+A+B+C+D= 。9逻辑函数 F=ABBABABA=。10已知函数的对偶式为BA+BCDC，则它的原函数为。四、思考题1. 逻辑代数与普通代数有何异同？2. 逻辑函数的三种表示方法如何相互转换？3. 为什么说逻辑等式都可以用真值表证明？4. 对偶规则有什么用处？答案一、选择题1 D 2 ABCD
12、 3 D 4 AD 5 AC 6 A 7 ACD 8 C 9 D 10BCD 二、判断题1. 2. 3.4. 5. 6. 7. 8. 910精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 4 页，共 16 页 - - - - - - - - - - 三、填空题1布尔与 或 非与非或非与或非同或异或2逻辑表达式真值表逻辑图3交换律分配律结合律反演定律4代入规则对偶规则反演规则5AB（C+D）6A+BC+0 7 （A+B ） （A+C） （B+C）=（A+B ） （A+C）81 90 10)()(CBDCBA
13、1都有输入、输出变量，都有运算符号，且有形式上相似的某些定理，但逻辑代数的取值只能有0 和1 两种，而普通代数不限，且运算符号所代表的意义不同。2通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与或表达式或最小项表达式易于列出真值表。3.因为真值表具有唯一性。4.可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。第二章逻辑门电路一、选择题1. 三态门输出高阻状态时，是正确的说法。A. 用电压表测量指针不动B. 相当于悬空C. 电压不高不低D. 测量电阻指针不动2. 以下电路中可以实现 “ 线与” 功能的有。A. 与 非 门B. 三 态 输 出 门C. 集 电
14、极 开 路 门D. 漏 极 开 路 门3 以下电路中常用于总线应用的有。A. TS L 门B.O C 门C. 漏 极 开 路 门D.C M OS 与 非 门4 逻 辑 表 达 式 Y=A B 可 以 用 实 现 。A. 或 门B. 非 门C. 与 门5在正逻辑系统中TTL 电路的以下输入中相当于输入逻辑“1”。A.悬空B.经 2.7k 电阻接电源 C.经 2.7k 电阻接地D.经 510电阻接地6对于 TTL 与非门闲置输入端的处理，可以。A.接电源B.通过电阻 3k接电源C.接地D.与有用输入端并联7要使 TTL 与非门工作在转折区，可使输入端对地外接电阻RI。A. RO NB. RO FF
15、C. RO FF RI RO ND. RO FF二、判断题（正确打 ，错误的打 ）精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 5 页，共 16 页 - - - - - - - - - - 1TTL 与非门的多余输入端可以接高电平VCC。 （）2 当 TTL 与非门的输入端悬空时相当于输入为逻辑1。 （ ）3普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（）4两输入端四与非门器件74LS00与 7400的逻辑功能完全相同。（）5CMOS 或非门与 TTL 或非门的逻辑功能完全相同。 （）
16、6三态门的三种状态分别为：高电平、低电平、不高不低的电压。（）7TTL 集电极开路门输出为时由外接电源和电阻提供输出电流。（）8一般 TTL 门电路的输出端可以直接相连，实现线与。（）9CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与。（）10TTL OC 门（集电极开路门）的输出端可以直接相连，实现线与。（）三、填空题1. 集电极开路门的英文缩写为门，工作时必须外加和。2OC 门称为门，多个 OC 门输出端并联到一起可实现功能。3TTL 与非门电压传输特性曲线分为区、区、区、区。一、选择题1 ABD 2 CD 3 A 4 CD 5 ABC 6 ABD 7 C 二、判断题. .
17、. . . . 7. 8.9. 10.三、填空题OC 电源负载集电极开路门线与饱和区转折区线性区截止区第三章组合逻辑电路一、选择题1. 下列表达式中不存在竞争冒险的有。A. Y =B+A BB. Y =A B +BCC.Y =A BC+A BD. Y =(A +B)AD精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 6 页，共 16 页 - - - - - - - - - - 2. 若在编码器中有50 个编码对象，则要求输出二进制代码位数为位。A. 5 B. 6 C.1 0 D. 503. 一个 16 选
18、 1 的数据选择器，其地址输入（选择控制输入）端有个。A. 1 B. 2 C.4 D. 164. 下列各函数等式中无冒险现象的函数式有。A.BAACCBF+=B.BABCCAF+=C.BABABCCAF+=D.CABABCBAACCBF+=E.BABAACCBF+=5. 函数CBABCAF+=，当变量的取值为时，将出现冒险现象。A. B=C=1 B. B= C=0 C. A =1 ， C=0 D. A= 0， B=06. 四选一数据选择器的数据输出Y 与数据输入Xi 和地址码 Ai 之间的逻辑表达式为Y=。A.3+XAAXAAXAAXAA01201101001B.001XAAC.101XAAD
19、.3XAA017. 一个 8 选一数据选择器的数据输入端有个。A. 1 B. 2 C.3 D. 4 E. 88. 在下列逻辑电路中，不是组合逻辑电路的有。A. 译 码 器B. 编 码 器C. 全 加 器D. 寄 存 器9. 八路数据分配器，其地址输入端有个。A. 1 B. 2 C.3 D. 4 E.810. 组合逻辑电路消除竞争冒险的方法有。修 改 逻 辑 设 计B. 在 输 出 端 接 入 滤 波 电 容C. 后 级 加 缓 冲 电 路D. 屏 蔽 输 入 信 号 的 尖 峰 干 扰二、判断题（正确打 ，错误的打 ）1. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）2.
20、 编码与译码是互逆的过程。 （）3. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（）4. 半导体数码 (LED)显示器的工作电流大，每笔划约10mA 左右，因此，需要考虑电流驱动能力问题。（）5. 共阴接法 LED 数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（）6. 数据选择器和数据分配器的功能正好相反，互为逆过程。（）7. 用数据选择器可实现时序逻辑电路。 （）8. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（）三、填空题精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - -
21、 - - -第 7 页，共 16 页 - - - - - - - - - - 1. LED 数码显示器的内部接法有两种形式：共接法和共接法。2. 对于共阳接法的LED 数码显示器，应采用电平驱动的七段显示译码器。3. 消除竟争冒险的方法有、 、等。一、选择题1CD 2B 3C 4D 5ACD 6A 7E 8D 9C 10AB 二、判断题12. 3.4. 5. 6. 78三、填空题1 阴阳2 低电平3 修改逻辑设计接入滤波电容加选通脉冲第四章时序逻辑电路（触发器）一、选择题1. N 个触发器可以构成能寄存位二进制数码的寄存器。A. N -1B. NC. N + 1D. 2N2. 一个触发器可记录
22、一位二进制代码，它有个稳态。A. 0B. 1C. 2D. 3E. 43. 存储 8 位二进制信息要个触发器。A. 2B. 3C. 4D. 84. 对于 T 触发器，若原态 Qn=0，欲使新态 Qn+1=1，应使输入T=。A. 0B. 1C. QD.Q5.对于 T 触发器，若原态 Qn=1，欲使新态 Qn+1=1，应使输入T = 。A. 0B. 1C. QD.Q6. 对于 D 触发器，欲使 Qn+1=Qn，应使输入 D=。A. 0B. 1C. QD.Q7. 对于 JK 触发器，若 J=K，则可完成触发器的逻辑功能。A. R SB. DC. T D. T 8. 欲使 JK 触发器按 Qn+1=Qn
23、 工作，可使 JK 触发器的输入端。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 8 页，共 16 页 - - - - - - - - - - A. J=K= 0B. J=Q ,K=QC. J=Q,K = QD. J= Q,K= 0E. J= 0,K =Q9. 欲使 JK 触发器按 Qn+1=Qn工作，可使 JK 触发器的输入端。A. J=K= 1B. J=Q ,K=QC. J=Q,K = QD. J= Q,K= 1E. J= 1,K = Q10. 欲使 JK 触发器按 Qn+1=0 工作，可使 JK
24、触发器的输入端。A. J=K= 1B. J=Q, K= QC. J= Q ,K= 1D. J= 0,K = 1E. J= K= 111. 欲使 JK 触发器按 Qn+1=1 工作，可使 JK 触发器的输入端。A. J=K= 1B. J=1,K =0C. J= K=QD. J= K= 0E. J=Q,K = 012. 欲使 D 触发器按 Qn+1=Qn 工作，应使输入 D=。A. 0B. 1C. QD.Q13. 下列触发器中，没有约束条件的是。A. 基 本R S 触 发 器B. 主 从 R S 触 发 器 C. 同 步RS 触 发 器D. 边 沿D 触 发 器14. 描述触发器的逻辑功能的方法有
25、。A. 状 态 转 换 真 值 表B. 特 性 方 程C. 状 态 转 换 图D. 状 态 转 换 卡 诺 图15. 为实现将 JK 触发器转换为 D 触发器，应使。A. J= D , K=DB.K = D ,J=DC. J= K= DD. J= K=D二、判断题（正确打 ，错误的打 ）1. D 触发器的特性方程为Qn+1=D，与 Qn 无关，所以它没有记忆功能。 （）2. RS 触发器的约束条件RS=0 表示不允许出现 R=S=1的输入。 （）3. 主从 JK 触发器、边沿 JK 触发器和同步 JK 触发器的逻辑功能完全相同。 （）4. 若要实现一个可暂停的一位二进制计数器，控制信号A=0
26、计数， A=1 保持，可选用 T 触发器，且令 T=A。 （）5. 由两个 TTL 或非门构成的基本RS 触发器，当 R=S=0 时，触发器的状态为不定 （） 。6. 对边沿 JK 触发器，在 CP 为高电平期间，当J=K=1 时，状态会翻转一次。 （）三、填空题1触发器有个稳态，存储8 位二进制信息要个触发器。2一个基本 RS 触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=且R=的信号。3触发器有两个互补的输出端Q、Q，定义触发器的 1 状态为， 0 状态为，可见触发器的状态指的是端的状态。4一个基本 RS 触发器在正常工作时， 不允许输入 R=S=1的信号，因此它的约束条
27、件是。第四章答案一、选择题精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 9 页，共 16 页 - - - - - - - - - - 1 B 2 C 3 D 4 BD 5 AD 6 C 7 C 8 ABDE 9 ACDE 10BCD 11BCE 12D 13D 14ABCD 15A 二、判断题1. 2. 3. 4.5. 5.三、填空题12 8 20 0 3Q=1、Q=0Q=0、Q=1Q4 RS=0第四章时序逻辑电路（分析与设计）一、选择题1同步计数器和异步计数器比较，同步计数器的显著优点是A。A.工作速
28、度高B.触发器利用率高C.电路简单D.不受时钟 CP控制。2把一个五进制计数器与一个四进制计数器串联可得到D 进制计数器。A.4 B.5 C.9 D.20 3下列逻辑电路中为时序逻辑电路的是C。A.译码器B.加法器C.数码寄存器D.数据选择器4. N 个触发器可以构成最大计数长度（进制数）为D 的计数器。A.N B.2N C.N2D.2N5. N 个触发器可以构成能寄存B 位二进制数码的寄存器。A.N-1 B.N C.N+1 D.2N6五个 D 触发器构成环形计数器，其计数长度为D。A.5 B.10 C.25 D.32 7同步时序电路和异步时序电路比较，其差异在于后者B。A.没有触发器B.没有
29、统一的时钟脉冲控制精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 10 页，共 16 页 - - - - - - - - - - C.没有稳定状态D.输出只与内部状态有关8一位 8421BCD 码计数器至少需要B 个触发器。A.3 B.4 C.5 D.10 9.欲设计 0，1，2，3，4，5，6，7 这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用B 级触发器。A.2 B.3 C.4 D.8 108 位移位寄存器，串行输入时经D 个脉冲后， 8 位数码全部移入寄存器中。A.1 B.2 C.
30、4 D.8 11用二进制异步计数器从0 做加法，计到十进制数178，则最少需要 D 个触发器。A.2 B.6 C.7 D.8 E.10 12某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8 位，完成该操作需要 B 时间。A.10S B.80S C.100S D.800ms13.若用 JK 触发器来实现特性方程为ABQAQn1n+=+，则 JK 端的方程为 B。A.J=AB，K=BA+B.J=AB，K=BAC.J=BA+，K=AB D.J=BA，K=AB 14若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用10 个触发器。A.2 B.3 C.4 D.10
31、 二、判断题（正确打 ，错误的打 ）1同步时序电路由组合电路和存储器两部分组成。（）2组合电路不含有记忆功能的器件。 （）3时序电路不含有记忆功能的器件。 （）4同步时序电路具有统一的时钟CP 控制。 （）5异步时序电路的各级触发器类型不同。 （）6环形计数器在每个时钟脉冲CP 作用时，仅有一位触发器发生状态更新。 （）7环形计数器如果不作自启动修改，则总有孤立状态存在。（）8计数器的模是指构成计数器的触发器的个数。（）9计数器的模是指对输入的计数脉冲的个数。（）10D 触发器的特征方程Qn+1=D， 而 与 Qn无 关 ， 所 以 ， D 触 发 器 不 是 时序 电 路 。 （）11在同步
32、时序电路的设计中，若最简状态表中的状态数为2N，而又是用 N 级触发精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 11 页，共 16 页 - - - - - - - - - - 器来实现其电路，则不需检查电路的自启动性。（）12把一个 5 进制计数器与一个10进制计数器串联可得到15 进制计数器。（）13同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（）14利用反馈归零法获得N 进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0
33、状态。 （）三、填空题1寄存器按照功能不同可分为两类：基本寄存器和 移位寄存器。2数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路 、时序逻辑电路 。3由四位移位寄存器构成的顺序脉冲发生器可产生4 个顺序脉冲。4时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和 异步时序电路。第五章半导体存储器一、选择题1一个容量为 1K8 的存储器有个存储单元。A.8 B.8K C.8000 D.8192 2要构成容量为4K8 的 RAM ，需要片容量为 2564 的 RAM 。A.2 B.4 C.8 D.32 3寻址容量为 16K8 的 RAM 需要根地址线。A.4 B.8 C.14 D
34、.16 E.16K 4若 RAM 的地址码有 8 位，行、列地址译码器的输入端都为4 个，则它们的输出线（即字线 +位线）共有条。A.8 B.16 C.32 D.256 5某存储器具有8 根地址线和 8根双向数据线，则该存储器的容量为。A.83 B.8K8 C.2568 D. 256256 6.采用对称双地址结构寻址的10241 的存储矩阵有。A.10 行 10 列B.5 行 5 列 C.32 行 32 列D.1024 行 1024列7随机存取存储器具有功能。A.读/写B.无读/写C.只读D.只写8欲将容量为 1281 的 RAM 扩展为 10248，则需要控制各片选端的辅助译码器的精品资料
35、- - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 12 页，共 16 页 - - - - - - - - - - 输出端数为。A.1 B.2 C.3 D.8 9欲将容量为 2561 的 RAM 扩展为 10248，则需要控制各片选端的辅助译码器的输入端数为。A.4 B.2 C.3 D.8 10只读存储器 ROM 在运行时具有功能。A.读/无写 B.无读/写 C.读/写D.无读/无写11只读存储器 ROM 中的内容，当电源断掉后又接通，存储器中的内容。A.全部改变B.全部为 0C.不可预料D.保持不变12随机存取存储器
36、RAM 中的内容，当电源断掉后又接通，存储器中的内容。A.全部改变B.全部为 1C.不确定D.保持不变13一个容量为 5121 的静态 RAM 具有。A.地址线 9 根，数据线 1 根B.地址线 1 根，数据线 9 根C.地址线 512 根，数据线 9 根D.地址线 9 根，数据线 512 根14用若干 RAM 实现位扩展时，其方法是将相应地并联在一起。A.地址线 B.数据线 C.片选信号线D.读/写线15PROM 的与阵列（地址译码器）是。A.全译码可编程阵列B. 全译码不可编程阵列C.非全译码可编程阵列D.非全译码不可编程阵列二、判断题（正确打，错误的打）1.实际中，常以字数和位数的乘积表
37、示存储容量。（）2.RAM 由若干位存储单元组成，每个存储单元可存放一位二进制信息。（）3.动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（）4.用 2 片容量为 16K8 的 RAM 构成容量为 32K8 的 RAM 是位扩展。（）5.所有的半导体存储器在运行时都具有读和写的功能。（）6.ROM 和 RAM 中存入的信息在电源断掉后都不会丢失。 （）7.RAM 中的信息，当电源断掉后又接通，则原存的信息不会改变。（）8.存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。（）9.PROM 的或阵列（存储矩阵）是可编程阵列。 （）10.ROM 的每个与项（地址译码
38、器的输出）都一定是最小项。（）第五章参考解答四、选择题1 BD 2、D 3、C 4、C 5、 C 6、C 7、A 8、 D 9、B 10、A 11、D 12、C 13、A 14、ACD 15、B 五、判断题精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 13 页，共 16 页 - - - - - - - - - - 1. 2. 3. 4. 5.6. 7. 8. 9. 10.第七章AD-DA 习题一、选择题1一个无符号 8 位数字量输入的 DAC ，其分辨率为 D 位。A. 1 B.3 C. 4 D. 8
39、2 一 个 无 符 号 10 位 数 字 输 入 的 DAC， 其 输 出 电 平 的 级 数 为 CD。A. 4 B.1 0 C. 10 24 D. 2103 一 个 无 符 号 4 位 权 电 阻 DAC， 最 低 位 处 的 电 阻 为 40 K ， 则 最 高 位 处电 阻 为 B。A. 4KB. 5KC. 10KD. 20K44 位 倒 T 型 电 阻 网 络 DAC 的 电 阻 网 络 的 电 阻 取 值 有 B 种 。A. 1 B.2 C. 4 D. 85为 使 采 样 输 出 信 号 不 失 真 地 代 表 输 入 模 拟 信 号 ，采 样 频 率fs和 输 入 模拟 信 号
40、的 最 高 频 率faxIm的 关 系 是 C。A. fsfaxImB. fsfaxImC.fs 2faxImD.fs 2faxIm6将 一 个 时 间 上 连 续 变 化 的 模 拟 量 转 换 为 时 间 上 断 续（ 离 散 ）的 模 拟 量的 过 程 称 为 A。A. 采 样B. 量 化C. 保 持D. 编 码7 用 二 进 制 码 表 示 指 定 离 散 电 平 的 过 程 称 为 D。A. 采 样B. 量 化C. 保 持D. 编 码8将 幅 值 上 、时 间 上 离 散 的 阶 梯 电 平 统 一 归 并 到 最 邻 近 的 指 定 电 平 的 过程 称 为 B。A. 采 样B.
41、量 化C. 保 持D. 编 码9若 某 ADC 取 量 化 单 位 =81REFV，并 规 定 对 于 输 入 电 压Iu，在 0Iu81REFV时 ，认 为 输 入 的 模 拟 电 压 为 0V，输 出 的 二 进 制 数 为 00 0，则85REFVIu86REFV时 ， 输 出 的 二 进 制 数 为 B。A. 00 1 B.1 01 C. 11 0 D. 11110 以 下 四 种 转 换 器 ， A 是 A/ D 转 换 器 且 转 换 速 度 最 高 。A. 并 联 比 较 型B. 逐 次 逼 近 型C. 双 积 分 型D. 施 密 特 触 发 器精品资料 - - - 欢迎下载 -
42、 - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 14 页，共 16 页 - - - - - - - - - - 二、判断题（正确打，错误的打）1 权电阻网络 D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（）2 D/A 转换器的最大输出电压的绝对值可达到基准电压VREF 。 （）3 D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）4 D/A 转换器的位数越多，转换精度越高。 （）5 A/D 转换器的二进制数的位数越多，量化单位越小。（）6 A/D 转换过程中，必然会出现量化误差。 （）7 A/D 转换器的二进
43、制数的位数越多，量化级分得越多，量化误差就可以减小到0。 （）8 一个 N位逐次逼近型 A/D转换器完成一次转换要进行N次比较， 需要 N+2个时钟脉冲。（）9 双积分型 A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（）10采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（）判断题1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 15 页，共 16 页 - - - - - - - - - - 文档编码：KDHSIBDSUFVBSUDHSIDHSIBF-SDSD587FCDCVDCJUH 欢迎下载 精美文档欢迎下载 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 16 页，共 16 页 - - - - - - - - - -