《(1.1)--各个章节复习要点计算机组成原理.doc》由会员分享，可在线阅读，更多相关《(1.1)--各个章节复习要点计算机组成原理.doc（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、填空题3.按照总线的使用范围划分，可以分为（）、（）、（）三大总线。4.总线特性包括（）、（）、（）、（）。5.总线的判优控制可以分为（）式和（）式两种。6.（）、（）和（）组成三级存储系统。7.Cache的命中率是指（），命中率与（）有关。8.I/O设备与主机信息传送的控制方式有（）、（）和（）。10.通常DMA与主存交换数据时采用的三种方法是（）、（）和（）。11.浮点数加减运算的步骤分为：（）、（）、（）、（）和（）。12.影响流水线性能的因素主要反应在（）、（）和（）。13.流水线中的多发技术包括（）、（）和（）。14.微指令格式可分为（）和（）两类。简答题1.试比较链式查询方式、计数
2、器定时查询十方和独立请求方式各自的特点。3.提高访存速度可采取哪些措施？简要说明之。4.解释接口和端口的概念。5.I/O与主机交换信息有哪几种控制方式？各有何特点？6.SISC的主要特点。7.什么是指令周期、机器周期和时钟周期？三者有何关系？第三章 系统总线例1：假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？解：根据总线时钟频率为100MHz，得： 1个时钟周期为1/100MHz = 0.01ms。 总线传输周期为0.01ms4 = 0.04ms。 由于总线的宽度为32位= 4B（字节）。 故总
3、线的数据传输率为4B/(0.04ms)= 100MB/s若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，使数据线宽度改为64位，也可以仍保持数据宽度为32位，但使总线的时钟频率增加到200MHz。例3：某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为66MHz，问总线带宽是多少？影响总线带宽的主要因素是什么？解：设总线带宽为Dr，总线时钟周期为T，总线时钟频率为f，一个总线周期传送的数据量为D。 已知f=66MHz，D=4B 根据总线带宽定义， Dr=D/T=Df=4B66106/s=264MB/s总线带宽是总线能够提供的数据传送速率，通
4、常用每秒钟传送多少字节数数据来表示。 影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制以及数据传送形式。第四章 存储器例1：设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns, 问：顺序存储器和交叉存储器带宽各是多少？解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q=64位4=256位 顺序存储器和交叉存储器连续读出4个字所需的时间分别是 t1=mT=4200ns =800ns = 810 -7s t2=T+(m1)t=200ns+150ns=3.5
5、10-7 S 顺序存储器带宽 W1=q/t1=32107 bps=320Mb/s 交叉存储器带宽 W2=q/t2=73107 bps=730Mb/s例2：设有8个模块组成的八体存储器结构，每个模块的存取周期为400ns，存储字长为32位。数据总线宽度为32位，总线传输周期50ns，试求顺序存储（高位交叉）和交叉存储（低位交叉）的存储器带宽。解：8体存储器总的信息量32b8=256b顺序存储读出8个字的时间是 400ns8=3200ns=3210-7s交叉存储读出8个字的时间是 400ns+(8-1)50ns=750ns=7.510-7s高位交叉存储器带宽 256/(3210-7s)=8107b
6、ps=70Mb/s低位交叉存储器带宽 256/(7.510-7s)=35107bps=350Mb/s例1:CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：Cache 命中率H。Cache/主存系统的访问效率e。平均访问时间Ta。解：命中率：H=Nc/(Nc+Nm) =5000/(5000+200)=0.96 主存慢于cache的倍率 r=Tm/Tc=160ns/40ns=4 访问效率：e=1/ (r+(1-r)H) = 89.3% 平均访问时间：Ta=Tc/e=40/0.893=45ns
7、例2：假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位，则： Cache 地址有多少位？可容纳多少块？ 主存地址有多少位？可容纳多少块？ 在直接映射方式下，主存的第几块映射到Cache 中的第5块（设起始字块为第1块）？ 画出直接映射方式下主存地址字段中各段的位数。解：Cache容量为4KB(212)，则Cache地址为12位，由于每字32位，则Cache共有4KB/4B=1K字。因每个字块16个字，故Cache中有1K/16=64块主存容量为512KB(219)，则主存地址为19位，由于每字32位，则主存共有512KB/4B=128K字。因每个字块16个字，
8、故主存中有128K/16=8192块直接映射下， 由于Cache共有64块，主存共有8192块，因此主存的5,64+5,264+5,213-64+5块能映射到Cache的第5块中。直接映射下，块内地址6位， Cache字块地址6位，主存块地址为主存地址长度与Cache地址长度之差，19-12=7。图形略，答案课件上有例4:主存容量为512K16位，Cache容量为409616位，块长为4个16位的字，访存地址为字地址。求在直接映射下，设计主存的地址格式？在全相联映射下，设计主存的格式？在二路组相联映射下，设计主存的地址格式？解：答案略 课件上有第六章 计算机的运算方法例1:X+1011,Y-1
9、011,求X移和Y移。解： X移24+1011=10000+1011 =11011 Y移24+(-1011)=10000-1011 =00101例2：十进制数100.25转换为二进制数，按照754的标准进行规格化表示，总位数32位。解：100.25=(1100100.01)2 =1.100100012110数符：0 阶码：0000 0110+0111 1111=1000 0101尾数：1. 100 1000 1000 0000 0000 0000结果:0; 10000101; 10010001000000000000000例4：十进制数-135.75转换为二进制数，按照754的标准进行规格化表
10、示，总位数32位。 解：-135.75=(-10000111.11)2 =-1.0000111112111数符：1 阶码：0000 0111+0111 1111=1000 0110尾数：1. 000 0111 1100 0000 0000 0000结果:1; 10000110; 000 0111 1100 0000 0000 0000第七章 指令系统例6：设某机配有基址寄存器和变址寄存器，采用一地址格式的指令系统，允许直接和间接寻址，且指令字长、机器字长和存储字长均为16 位。 若采用单字长指令，共能完成105 种操作，则指令可直接寻址的范围是多少？一次间址的寻址范围是多少？画出其指令格式并说
11、明各字段的含义。 若存储字长不变，可采用什么方法直接访问容量为16MB 的主存？解： 在单字长指令中，根据能完成105 种操作，取操作码7 位。因允许直接和间接寻址，且有基址寄存器和变址寄存器，故取2 位寻址特征位，其指令格式如下：答案在课件上有其中OP为操作码，可完成105种操作；M为寻址特征，可反映4种寻址方式；AD为形式地址。这种指令格式可直接寻址27 = 128，一次间址的寻址范围是216 = 65536。 容量为16MB的存储器，正好与存储字长为16位的8M存储器容量相等，即16MB=8M16位。欲使指令直接访问16MB的主存，可采用双字长指令，其操作码和寻址特征位均不变，其格式如下
12、：答案在课件上有其中形式地址为AD1AD2，共7+16=23 位。223=8M，即可直接访问主存的任一位置。例8：某机主存容量为4M16 位，且存储字长等于指令字长，若该机指令系统能完成97 种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等6种寻址方式。 画出一地址指令格式并指出各字段的作用。 该指令直接寻址的最大范围。 一次间址和多次间址的寻址范围。 立即数的范围（十进制数表示）。 相对寻址的位移量（十进制数表示）。解：一地址指令格式如下：答案在课件上有其中，OP操作码字段，共7位，可反映97种操作；M 寻址方式特征字段，共3位，可反映6种寻址方式；A形式地址字段，共16-
13、7-36位。 直接寻址的最大范围为26 = 64。 由于存储字长为16位，故一次间址的寻址范围为216。若多次间址，需用存储字的最高位来区别是否继续间接寻址，故寻址范围为215。 立即数的范围是32+31（有符号数），或063（无符号数）。 相对寻址的位移量为 32+31。 第八章 CPU的结构和功能例3：假设指令流水分取指、译码、执行、回写4个过程段，共有10条指令连续输入此流水线。(1)画出流水线时空图。(2)假设时钟周期为100ns，求流水线的实际吞吐率。(3)求该流水处理器的加速比。下载课件PPT例4：指令流水分取指(FI)、译码(DI)、执行(EX)、访存(MEM)、回写(WB)5个过程段，共有12条指令连续输入此流水线。(1)画出流水线时空图。(2)假设时钟周期为150ns，求流水线的实际吞吐率。(3)求该流水处理器的加速比。下载课件PPT