《(19)--PPT (4)计算机组成原理.pdf》由会员分享，可在线阅读，更多相关《(19)--PPT (4)计算机组成原理.pdf（38页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第4 4章章 主存储器主存储器存储器分类、技术指标和基本操作存储器分类、技术指标和基本操作读读/写存储器写存储器非易失性半导体存储器非易失性半导体存储器存储器的组成与控制存储器的组成与控制主要内容主要内容主存储器主存储器多处理机多处理机主存储器的全机中心地位主存储器的全机中心地位按存储器在按存储器在计算机系统中计算机系统中的作用的作用分类分类高速缓冲存储器高速缓冲存储器 主存储器：主存储器：RAM和和ROM辅助存储器辅助存储器存储器的分类存储器的分类按存取方式分类按存取方式分类 随机存储器随机存储器只读存储器只读存储器 顺序存取存储器顺序存取存储器 直接存取存储器直接存取存储器 存储器的分类
2、存储器的分类按存取介质分类按存取介质分类 磁芯存储器磁芯存储器半导体存储器半导体存储器 磁表面存储器磁表面存储器 光存储器光存储器 存储器的分类存储器的分类按信息的按信息的可保存性分类可保存性分类易失性存储器 非易失性存储器非易失性存储器存储器的分类存储器的分类CPUCPUCacheCache主存主存辅存辅存辅助软硬件辅助软硬件 辅助硬件辅助硬件CacheCache主存主存辅存三级存储体系辅存三级存储体系 译码驱动存储单元阵列读/写电路地址线地址线片选线片选线读读/写线写线读读/写控制线写控制线主存储器的组织主存储器的组织主存储器的基本结构主存储器的基本结构 主存储器主存储器的存储单元的存储单
3、元大数端方式：将最高字大数端方式：将最高字节存储在最小地址位置节存储在最小地址位置的存储方式。的存储方式。小数端方式：将最低字小数端方式：将最低字节存储在最小地址位置节存储在最小地址位置的存储方式。的存储方式。主存储器的组织主存储器的组织例：十进制数例：十进制数10000001000000，用十六进制数表示为：，用十六进制数表示为：F4240HF4240H小数端存放：小数端存放：40420F000123大数端存放：大数端存放：000F42400123主存储器的组织主存储器的组织主存储器的组织主存储器的组织 数据在主存数据在主存中的存放中的存放不按字对齐：不按字对齐：不要求一不要求一个数据字占据
4、完整的一个数据字占据完整的一个字的存储位置。个字的存储位置。按字对齐：要求一个数按字对齐：要求一个数据字占据完整的一个字据字占据完整的一个字的存储位置。的存储位置。主存储器的组织主存储器的组织1 1.存储容量：存储容量：b,B,KB,MB,GB,b,B,KB,MB,GB,TB,PB,EB,ZB,YB TB,PB,EB,ZB,YB2 2.存取速度：存取时间存取速度：存取时间 存取周期存取周期3.可靠性可靠性4.功耗功耗主存储器的主要技术指标主存储器的主要技术指标主存储器的工作主存储器的工作选中对应于该地选中对应于该地址的存储单元址的存储单元 地址译码器地址译码器CPUCPU通过通过CBCB发出发
5、出读命令读命令 DR CPUCPU给出要操作给出要操作的存储单元地址的存储单元地址AB译码译码DB读读操操作作主存储器的工作主存储器的工作选中对应于该地选中对应于该地址的存储单元址的存储单元 地址译码器地址译码器CPUCPU通过通过CBCB发出发出写命令，并给出写命令，并给出写的内容写的内容 存储单元存储单元 CPUCPU给出要操作给出要操作的存储单元地址的存储单元地址AB译码译码DR写写操操作作DB6管管SRAM记忆单元电路记忆单元电路AB6管管SRAM记忆单元电路记忆单元电路基本存储单元：是一个双稳态的触发器，利用触发器基本存储单元：是一个双稳态的触发器，利用触发器 的状态记录二进制的的状
6、态记录二进制的0 0，1 1信息。信息。两个稳态：两个稳态：“1”1”态态T1T1导通，导通，T2T2截止截止 “0”0”态态T2T2导通，导通，T1T1截止截止保持状态：字选线为保持状态：字选线为0 0保持保持“1”1”态：态：A A低低 T1T1导通导通 B B高高 T2T2截止截止保持保持“0”0”态：态：A A高高 T1T1截止截止 B B低低 T2T2导通导通6管管SRAM记忆单元电路记忆单元电路写入状态：字选线为高电平，写入状态：字选线为高电平，T5T5，T6T6导通导通写入写入“0”0”：位线：位线1 1加高电平加高电平 A A高高 T2T2导通导通 位线位线2 2加低电平加低电
7、平 B B低低 T1T1截止截止写入写入“1”1”：位线：位线1 1加低电平加低电平 A A低低 T1T1导通导通 位线位线2 2加高电平加高电平 B B高高 T2T2截止截止6管管SRAM记忆单元电路记忆单元电路读出状态：字选线为高电平，读出状态：字选线为高电平，T5T5，T6T6导通导通读读“0”0”（T1T1截止，截止，T2T2导通）：导通）：VccVcc从从T4T4到到T6T6，使位线，使位线2 2有电流有电流读读“1”1”（T1T1导通，导通，T2T2截止）：截止）：VccVcc从从T3T3到到T5T5，使位线，使位线1 1有电流有电流单管单管DRAM记忆单元电路记忆单元电路单管单管
8、DRAM记忆单元电路记忆单元电路基本存储单元：由基本存储单元：由MOSMOS管和电容组成，利用电容有无存管和电容组成，利用电容有无存 储电荷来表示二进制的储电荷来表示二进制的0 0，1 1信息。信息。写入状态：字选线为高电平，写入状态：字选线为高电平，T T导通导通写入写入“1”1”：若：若DBDB为低电平，且为低电平，且CsCs上无储存电荷，上无储存电荷，则经则经T T对对CsCs充电。充电。写入写入“0”0”：若：若DBDB为高电平，且为高电平，且CsCs上有储存电荷，上有储存电荷，则则CsCs经经T T放电。放电。若写入数据与原数据相同，则若写入数据与原数据相同，则CsCs上的电荷保持不
9、变。上的电荷保持不变。单管单管DRAM记忆单元电路记忆单元电路读出状态：读出状态：DBDB预至高电平，字线为高电平，预至高电平，字线为高电平，T T导通导通读读“1”1”：CsCs上原有电荷，上原有电荷，CsCs放电，放电，DBDB电位下降，通过电位下降，通过 EsEs便可检出为便可检出为1 1。读读“0”0”：CsCs上原无电荷，上原无电荷，DBDB电位无变化，电位无变化，EsEs无输出，无输出，则为则为0 0。刷新周期集中式刷新分散式刷新异步式刷新唯行刷新唯列刷新刷新间隔刷新间隔刷新方式刷新方式刷新控制刷新控制刷新：为了保证存储信息不遭破坏，必须在电荷刷新：为了保证存储信息不遭破坏，必须在
10、电荷 漏掉以前就进行充电，以恢复原来的电荷漏掉以前就进行充电，以恢复原来的电荷。DRAM的刷新的刷新DRAM每片存储容量较大；价格比较便宜；所需功率小。适用于主存的主要元件。随机存储器随机存储器SRAM不需更新，速度较快。适用于容量要求不高的高速存储器。DRAM与与SRAM的比较的比较练习练习1 1动态半导体存储器的特点是（）。动态半导体存储器的特点是（）。A A在工作中存储器内容会产生变化在工作中存储器内容会产生变化B B每次读出后，需要根据原存内容重新写入一遍每次读出后，需要根据原存内容重新写入一遍C C每隔一定时间，需要根据原存内容重新写入一遍每隔一定时间，需要根据原存内容重新写入一遍D
11、 D在工作中需要动态地改变访存地址在工作中需要动态地改变访存地址 2 2静态存储器（静态存储器（SRAMSRAM）依靠什么来存储信息？）依靠什么来存储信息？动态动态 存储器（存储器（DRAMDRAM）依靠什么来存储信息？）依靠什么来存储信息？混合译码方式混合译码方式单译码方式单译码方式双译码方式双译码方式地址译码地址译码地址译码方式地址译码方式RAM是一种易失性半导体存储器，当电源掉电时，原存信息丢失。主存主存ROM原指只能读而不能写入的无源存储器，是非易失的。半导体只读存储器半导体只读存储器半导体只读存储器半导体只读存储器各种ROM的特征类型擦除机制写入机制MROM不可擦除掩膜，生产厂商写入
12、PROM不可擦除电气，用户写入EPROM紫外光，整片擦除电气，用户写入E2PROM电擦除，按字节擦除电气，用户写入Flash Memory电擦除，按块擦除法电气，用户写入1掩膜ROM：由厂商将需存0信息处的三极管断开。3EPROM、E2PROM、Flash Memory：用户需修改信息时，用相应手段使各单元处于导通状态，然后再利用专门写入机制进行修改。2PROM：由用户在使用前用大电流将需存0处三极管发射极与位线间熔丝烧断，实现一次性编程。半导体只读存储器半导体只读存储器硬断开软断开MN存储器的组织与控制存储器的组织与控制存储单元个数每个存储单元存放的二进制数的位数地址线的条数数据线的条数lo
13、g2M存储体容量表示：字位扩展：字向与位向同时扩充。字扩展：增加存储器中字的数量。位扩展：对字长进行扩充。存储器的组织与控制存储器的组织与控制3.数据线的连接数据线的连接 2.2.地址线的连接地址线的连接 1.确定所需芯片的数目确定所需芯片的数目mn位的芯片扩展成位的芯片扩展成MN位的存储器，所需芯片的数位的存储器，所需芯片的数目是目是M/m N/n，前一分式，前一分式值为组数，后一分式值为每值为组数，后一分式值为每组几片。组几片。存储器的组织与控制存储器的组织与控制4.控制线的连接控制线的连接 5.读写过程读写过程6.逻辑结构图逻辑结构图扩 展 过 程片内地址线条数片内地址线条数=log2m
14、片外地址线条数片外地址线条数=log2M 选片信号线的条数选片信号线的条数=log2M-log2m 对应相连对应相连CS与与WE的连接的连接存储器的组织与控制存储器的组织与控制例：用例：用1K1K4 4位的芯片扩展成位的芯片扩展成4K4K8 8位的存储器。位的存储器。练习：练习：1.1.64K16位的存储器，其地址线和数据线分别为（位的存储器，其地址线和数据线分别为（）。）。A、64和和16 B、6和和16 C、16和和16 D、16和和82.2.内存若为内存若为16MB16MB，则表示其容量为（，则表示其容量为（）。）。A A、16 B16 B、16384 C16384 C、1024 D10
15、24 D、16000160003.3.组成组成2M8位的内存，可以使用（位的内存，可以使用（）。）。A、1M8位并联位并联 B、1M4位串联位串联 C、2M4位并联位并联 D、2M4位位存储器的组织与控制存储器的组织与控制6 6若存储器中有若存储器中有1K1K个存储单元，采用双译码方式时要求译个存储单元，采用双译码方式时要求译 码输出线为（码输出线为（）。）。A A、1024 B1024 B、10 C10 C、32 D32 D、64644若若RAM芯片的容量是芯片的容量是2M8位，则该芯片引脚中地址线位，则该芯片引脚中地址线 和数据线的数目之和是（和数据线的数目之和是（）A、21 B、29 C
16、、18 D、不可估计、不可估计5若若RAM中每个存储单元为中每个存储单元为16位，则下面所述正确的是位，则下面所述正确的是 （）A、地址线也是、地址线也是16位位 B、地址线与、地址线与16无关无关 C、地址线与、地址线与16有关有关 D、地址线不得少于、地址线不得少于16存储器的组织与控制存储器的组织与控制9 9存储周期是指（存储周期是指（）A A、存储器的读出时间、存储器的读出时间 B B、存储器进行连续读和写操作所允许的最短时间间隔、存储器进行连续读和写操作所允许的最短时间间隔 C C、存储器的写入时间、存储器的写入时间 D D、存储器进行连续写操作所允许的最短时间间隔、存储器进行连续写
17、操作所允许的最短时间间隔7RAM芯片串联时可以（芯片串联时可以（）A、增加存储器字长、增加存储器字长 B、增加存储单元的数量、增加存储单元的数量 C、提高存储器的速度、提高存储器的速度 D、降低存储器的平均价格、降低存储器的平均价格8RAM芯片并联时可以（芯片并联时可以（）A、增加存储器字长、增加存储器字长 B、增加存储单元的数量、增加存储单元的数量 C、提高存储器的速度、提高存储器的速度 D、降低存储器的平均价格、降低存储器的平均价格存储器的组织与控制存储器的组织与控制10某一某一SRAM芯片，其容量为芯片，其容量为5128位，除电源和接地端位，除电源和接地端 外，该芯片引出线的最小数目应为
18、（外，该芯片引出线的最小数目应为（）A、23 B、25 C、50 D、1911计算机的主存容量与计算机地址总线的根数有关，其容计算机的主存容量与计算机地址总线的根数有关，其容 量为（量为（）。）。12.用容量为用容量为16K1的的DRAM 芯片构成芯片构成KB 的存储器。的存储器。（1）画出该存储器的结构框图。画出该存储器的结构框图。（2）设存储器的读写周期均为设存储器的读写周期均为0.5s，CPU 在在1 s 内至少内至少要访存一次，试问采用哪种刷新方式比较合理？要访存一次，试问采用哪种刷新方式比较合理？相邻两行之相邻两行之间的刷新间隔是多少？间的刷新间隔是多少？对全部存储单元刷新一遍所需的
19、实际对全部存储单元刷新一遍所需的实际刷新时间是多少？刷新时间是多少？存储器的组织与控制存储器的组织与控制14设设CPU有有16根地址线，根地址线，16根数据线，并用根数据线，并用MRQE作为访作为访存控制信号，存控制信号，WR为读写控制信号。现有下列存储芯片：为读写控制信号。现有下列存储芯片：ROM：2K8位，位，8K8位位RAM：1K4位，位，2K8位，位，8K8位位请从上述芯片中选择适当芯片来设计该计算机的主存储器，请从上述芯片中选择适当芯片来设计该计算机的主存储器，要求：要求：0000H07FFH为系统程序区；为系统程序区；0800H17FFH为为用户程序区。用户程序区。1313用用8K8K8 8位的位的ROMROM芯片和芯片和8K8K4 4位的位的RAMRAM芯片组成存储器，芯片组成存储器，按字节编址，其中按字节编址，其中RAMRAM的地址为的地址为0000H5FFFH0000H5FFFH，ROMROM的的 地址为地址为6000H9FFFH6000H9FFFH，画出此存储器组成结构图及，画出此存储器组成结构图及CPUCPU 的连接图。的连接图。