《(1.3.4)--2.1.3VHDL程序基本结构(3)20190803.ppt》由会员分享,可在线阅读,更多相关《(1.3.4)--2.1.3VHDL程序基本结构(3)20190803.ppt(17页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第2章 EDA技术设计与应用基础2.1.3 VHDL程序基本结构(3)内容提要内容提要实体描述;结构体描述;结构体配置。一、实体描述实体(ENTITY)是一个设计实体的表层设计单元,其功能是对这个设计实体与外部电路进行接口描述。它规定了设计单元的输入/输出接口信号或引脚,是设计实体经封装后对外的一个通信界面。1实体描述语句结构ENTITY 实体名 IS GENERIC(类属表);PORT(端口表);END ENTITY 实体名;2类属说明语句类属(GENERIC)参量是一种端口界面常数,设计者可以从外面通过类属参量的重新设定而容易地改变一个设计实体或一个元件的内部电路结构和规模。类属说明的书写
2、格式:(常数名:数据类型:设定值;常数名:数据类型:=设定值);GENERIC常见的情况:选用类属来动态规定一个实体端口的大小,或设计实体的物理特性,或结构体中的总线宽度,或设计实体中、底层中同种元件的例化数量等。实体端口说明的一般书写格式:PORT(端口名:端口模式 数据类型;端口名:端口模式 数据类型);3PORT端口说明端端 口口 模模 式式端口模式端口模式说明明(以以设计实体体为主体主体)IN输入,只读模式,将变量或信号信息通过该端口读入OUT输出,单向赋值模式,将信号通过该端口输出BUFFER具有读功能的输出模式,可以读或写,只能有一个驱动源INOUT双向,可以通过该端口读入或写出信
3、息表1 端口模式说明INOUTBUFFERINOUT图1 端口模式符号图INOUTBUFFERINOUT图1 端口模式符号图设计思想推而广之:在硬件的设计中,对于一个具有多功能的电路或组件的设计,其中的每一个功能均有一个具有单一功能的电路模块实现,而封装起来,对外具有多个功能,而具体功能的实现,则需要通过对应的控制信号来实现。输入输出端口描述中的数据类型位(BIT)位矢量(BIT_VECTOR)-其信号值是一个1位的二进制数,取值只能是0或1-其信号值是一组二进制表二、结构体描述结构体(ARCHITECTUE)描述用于描述设计实体的内部结构以及实体端口间的逻辑关系。l对数据类型、常数、信号、子
4、程序和元件等结构体元素的说明部分。l描述实体逻辑行为的、以各种不同的描述风格表达的功能描述语句。1结构体描述的语句格式:ARCHITECTURE 结构体名 OF 实体名 IS 元素说明语句;BEGIN 功能描述语句;END ARCHITECTURE 结构体名;2结构体元素说明语句结构体中的元素说明语句是对结构体的功能描述语句中将要用到的信号(SIGNAL)、数据类型(TYPE)、常数(CONSTANT)、元件(COMPONENT)、函数(FUNCTION)和过程(PROCEDURE)等加以说明的语句。但在一个结构体中说明和定义的数据类型、常数、元件、函数和过程只能用于这个结构体中,若希望其能用
5、于其他的实体或结构体中,则需要将其作为程序包来处理。类属说明端口说明块语句进程语句信号赋值语句子程序调用语句元件例化语句结构体元素说明结构体功能描述库、程序包使用说明设计实体实体描述结构体描述结构体配置常数说明数据类型说明信号说明例化元件说明子程序说明图2 VHDL程序设计基本结构3功能描述语句结构三、结构体配置l对于具有多个结构体的实体,必须用CONFIGURATION配置语句指明用于综合的结构体和用于仿真的结构体。lVHDL综合器允许将配置规定为一个设计实体中的最高层设计单元,但只支持对最顶层的实体进行配置。配置语句的一般格式:CONFIGURATION 配置名 OF 实体名 IS 配置说明;ENDCONFIGURATION配置名;【例1】配置语句的使用实例。CONFIGURATION CFG2 OF MYNAND IS FOR ART2 END FOR;END CONFIGURATION CFG2;-CONFIGURATION CFG1 OF MYNAND IS -FOR ART1 -END FOR;-END CONFIGURATION CFG1;