《数据库系统工程师知识点精讲之高速缓冲存储器计算机数据库_计算机-数据库.pdf》由会员分享，可在线阅读，更多相关《数据库系统工程师知识点精讲之高速缓冲存储器计算机数据库_计算机-数据库.pdf（4页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数据库系统工程师知识点精讲之高速缓冲存储器 高速缓冲存储器 Cache的功能是提高 CPU 数据输入输出的速率，突破所谓的“冯•诺依曼瓶颈”，即 CPU 与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但因其价格高昂，如果计算机的内存完全由这种高速存储器组成则会大大增加计算机的成本。通常在 CPU 和内存之间设置小容量的高速存储器 Cache。Cache 容量小但速度快，内存速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与内存相当而访问速度近似 Cache。1Cache 基本原理 使用 Cache 改善系统性能的依据是程序的局部性
2、原理。依据局部性原理，把内存中访问概率高的内容存放在 Cache 中，当 CPU 需要读取数据时首先在 Cache 中查找是否有所需内容，如果有，则直接从 Cache 中读取；若没有,再从内存中读取该数据，然后同时送往CPU 和 Cache。如果 CPU 需要访问的内容大多都能在 Cache 中找到（称为访问命中），则可以大大提高系统性能。如果以 h 代表对 Cache的访问命中率(“1-h”称为失效率，或者称为未命中率)，t1表示 Cache的周期时间，t2 表示内存的周期时间，以读操作为例，使用“Cache+主存储器”的系统的平均周期为 t3，则：计算机硬件基础 系统的平均存储周期与命中率
3、有很密切的关系，命中率的提高即使很小也能导致性能上的较大改善。例如：设某计算机主存的读/写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache 的读/写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均访存时间约为：(2%100ns+98%10ns)+1/5(5%100ns+95%10ns)=14.7ns 2映射机制 当 CPU 发出访存请求后，存储器地址先被送到 Cache 控制器以确定所需数据是否已在 Cache 中，若命
4、中则直接对 Cache 进行访问。这个过程称为 Cache 的地址映射（映像）。在 Cache 的地址映射中，主存和 Cache 将均分成容量相同的块（页）。常见的映射方法有直接映射、全相联映射和组相联映射。（1）直接映射。直接映射方式以随机存取存储器作为 Cache存储器，硬件电路较简单。直接映射是一种多对一的映射关系，但一个主存块只能够复制到 Cache 的一个特定位置上去。Cache 的块号 i 和主存的块号 j 有函数关系：i=j%m（其中 m 为 Cache 总块数）例如，某 Cache 容量为 16KB（即可用 14 位表示），每块的大小为 16B（即可用 4位表示），则说明其可分
5、为 1024 块（可用 10 位表示）。则主存地址的最低 4 位为 Cache的块内地址，然后接下来的中间 10 位为 Cache 块号。如果内存地址为 1234E8F8H 的话（一共 32 位），那么最后 4 位就是 1000（对应十六进制数的最后一位“8”），而中间 10 位，则应从 E8F（111010001111）中获取，得到 1010001111。因此，内存地址为 1234E8F8H的单元装入的 Cache 地址为 10100011111000。直接映射方式的优点是比较容易实现，缺点是不够灵活，有可能使 Cache 的存储空间得不到充分利用。例如，假设 Cache 有 8 块，则主存
6、的第 1 块与第 17 块同时复制到 Cache的第 1 页，即使 Cache 其他页面空闲，也有一个主存页不能写入 Cache。诺依曼瓶颈即与存储系统间数据传送带宽限制高速存储器能以极高的速率进行数据的访问但因其价格高昂如果计算机的内存完全由这种高速存储器组成则会大大增加计算机的成本通常在和内存之间设置小容量的高速存储器容量小但度近似基本原理使用改善系统性能的依据是程序的局部性原理依据局部性原理把内存中访问概率高的内容存放在中当需要读取数据时首先在中查找是否有所需内容如果有则直接从中读取若没有再从内存中读取该数据然后同时送往和效率或者称为未命中率表示的周期时间表示内存的周期时间以读操作为例使
7、用主存储器的系统的平均周期为则计算机硬件基础系统的平均存储周期与命中率有很密切的关系命中率的提高即使很小也能导致性能上的较大改善例如设某 （2）全相联映射。全相联映射使用相联存储器组成的 Cache存储器。在全相联映射方式中，主存的每一页可以映射到 Cache 的任一页。如果淘汰 Cache 中某一页的内容，则可调入任一主存页的内容，因而较直接映射方式灵活。在全相联映射方式中，主存地址不能直接提取 Cache 页号，而是需要将主存页标记与Cache 各页的标记逐个比较，直到找到标记符合的页（访问 Cache 命中），或者全部比较完后仍无符合的标记（访问 Cache 失败）。因此这种映射方式速度
8、很慢，失掉了高速缓存的作用，这是全相联映射方式的最大缺点。如果让主存页标记与各 Cache 标记同时比较，则成本又太高。全相联映射方式因比较器电路难于设计和实现，只适用于小容量 Cache。（3）组相联映射。组相联映射是直接映射和全相联映射的折中方案。它将 Cache中的块再分成组，通过直接映射方式决定组号，通过全相联映射的方式决定 Cache 中的块号。在组相联映射方式中，主存中一个组内的块数与 Cache 的分组数相同。例如，容量为 64 块的 Cache 采用组相联方式映像，每块大小为 128 个字，每 4 块为一组。若主存容量为 4096 块，且以字编址，那么主存地址应该为多少位？主存
9、区号（组号）为多少位？这样的题目，首先根据主存与 Cache 块的容量需一致，既每个内存块的大小也是 128 个字，因此共有 1284096个字（219 个字），即主存地址需要 19 位。因为 Cache 的容量为 64 块，所以内存需要分为 4096/64个组，即 26，因此主存组号需 6位。在组相联映射中，由于 Cache 中每组有若干可供选择的页，因而它在映射定位方面较直接映射方式灵活；每组页数有限，因此付出的代价不是很大，可以根据设计目标选择组内页数。3淘汰算法 当 Cache 产生了一次访问未命中之后，相应的数据应同时读入 CPU 和 Cache。但是诺依曼瓶颈即与存
10、储系统间数据传送带宽限制高速存储器能以极高的速率进行数据的访问但因其价格高昂如果计算机的内存完全由这种高速存储器组成则会大大增加计算机的成本通常在和内存之间设置小容量的高速存储器容量小但度近似基本原理使用改善系统性能的依据是程序的局部性原理依据局部性原理把内存中访问概率高的内容存放在中当需要读取数据时首先在中查找是否有所需内容如果有则直接从中读取若没有再从内存中读取该数据然后同时送往和效率或者称为未命中率表示的周期时间表示内存的周期时间以读操作为例使用主存储器的系统的平均周期为则计算机硬件基础系统的平均存储周期与命中率有很密切的关系命中率的提高即使很小也能导致性能上的较大改善例如设某当 Cac
11、he 已存满数据后，新数据必须淘汰 Cache 中的某些旧数据。最常用的淘汰算法有随机淘汰法、先进先出法（FIFO）和近期最少使用淘汰法（LRU）。其中平均命中率最高的是 LRU 算法。4写操作 因为需要保证缓存在 Cache 中的数据与内存中的内容一致，相对读操作而言，Cache的写操作比较复杂，常用的有以下几种方法。（1）写直达（writethrough）。当要写 Cache 时，数据同时写回内存，有时也称为写通。（2）写回（writeback）。CPU 修改 Cache的某一行后，相应的数据并不立即写入内存单元，而是当该行从 Cache 中被淘汰时，才把数据写回到内存中。（3）标记法。对
12、 Cache 中的每一个数据设置一个有效位。当数据进入 Cache 后，有效位置 1；而当 CPU 要对该数据进行修改时，数据只需写入内存并同时将该有效位清 0。当要从 Cache 中读取数据时需要测试其有效位：若为 l 则直接从 Cache 中取数，否则从内存中取数。更多数据库系统工程师考试资讯请到希赛软考学院。诺依曼瓶颈即与存储系统间数据传送带宽限制高速存储器能以极高的速率进行数据的访问但因其价格高昂如果计算机的内存完全由这种高速存储器组成则会大大增加计算机的成本通常在和内存之间设置小容量的高速存储器容量小但度近似基本原理使用改善系统性能的依据是程序的局部性原理依据局部性原理把内存中访问概率高的内容存放在中当需要读取数据时首先在中查找是否有所需内容如果有则直接从中读取若没有再从内存中读取该数据然后同时送往和效率或者称为未命中率表示的周期时间表示内存的周期时间以读操作为例使用主存储器的系统的平均周期为则计算机硬件基础系统的平均存储周期与命中率有很密切的关系命中率的提高即使很小也能导致性能上的较大改善例如设某