《30秒定时电路设计报告.docx》由会员分享，可在线阅读，更多相关《30秒定时电路设计报告.docx（9页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、30 秒定时电路设计报告姓名：专业：班级：学号：指导老 师 ：名目前言3第一章 计数器概述41 .1 计数器的特点及其应用41 .2 设计任务4其次章 设计原理与电路图42.1 总图框图42.2 单元电路的设计5第三章 安装与调试9第四章 设计总结9参考文献92前言随着我国科学技术的不断进展和完善，以及教育体系的不断更，社会用人单位对高校人才培育模式提出了更高的要求。复合型、创型、有用型人才日益受到用人单位的青睐。科学试验是近代科学进展的一个重要手段。电子课程设计是电子技术学习中格外重要的一个环节，是将理论学问和实践力量相统一的一个环节，是真正熬炼学生力量的一个环节。在很多领域中计时器均得到了
2、普遍的应用，诸如在体育竞赛、定时报警器、及家用电器的计时功能、交通信号灯等等， 由此可见定时器在现代社会中的重要性。在这次试验中，我选的题目为：“三十秒定时电路”。其主要功能是实现 30秒倒计时功能，计时间隔为一秒。在此方案中，我们应用双时钟加、减同步可逆计数器 74LS192 来实现倒计时功能，在功能上选择减计数功能，芯片管脚选择中让 DOEN 处于工作状态。整个电路的设计借助于 multisim 仿真软件和数字规律电路相关理论学问、及教师的指导，并在 multisim 下仿真，得到了正确的结果。在设计电路的过程中，遇到苦难是在所难免的，但是无论什么苦难都阻挡不住同学们寻求真理的脚步。随着对
3、这些苦难的解决，是我们对课本的学问有了更深的体会，同时也弥补了我们对理论学问理解上的盲点。3第一章 计数器的概述1.1 计数器的特点及其应用当今社会先进的电子技术在各个科学领域中都得到了广泛的应用。而计时器恰恰是数字电子技术的一个重要组成局部，计时器是一个用来实现计数功能的一个时序部件，它不仅仅可以用来记脉冲个数，还常常用来做数字系统的定时、分频，执行数字运算，以及其它特定的规律功能等等。计数器的种类很多。按构成计时器的各触发器是否使用同一个时钟脉冲源来分，可以分为同步计数器和异步计数器；依据计时制的不同，可以分为二进制、十进制和任意进制计数器；依据计数器的增减趋势，可以分为加法、减法和可逆计
4、时器；还有可预置数和可编程序功能计时器等等。1.2 设计任务及要求：1.2.1 根本要求：（1） 具有现实 30 秒计数功能；（2） 计数器为 30 秒递减计时，其计时间隔为 1 秒；1.2.2 设计任务及目标：（1） 分析单元电路的功能；（2） 生疏电路中用到的各集成块的管脚及功能；（3） 进展电路的仿真、调试直到到达规定要求（4） 进展总结其次章 设计原理与电路图2.1 总图框图总体框图如图 2.11显示。本课程设计主要包括秒脉冲发生器、计数电路、数码显示电路、报警电路和掌握电路五局部组成。其计数器和掌握电路是系统的重要组成局部。计数器完成30 秒计时功能，而掌握电路完成计数器的直接清零、
5、启动计数、暂停/连续计数、译码显示电路的显示与清零。由于本试验降低了难度，所以秒脉冲电路有试验室供给。4译码显示电路用用模拟软件显示。图 2.1130 秒倒计时原理框图2.2 单元电路的设计1计时器电路本试验中计数器选用中规模集成电路 74LS192 进展设计，74LS192 是十进制同步加法/减法计数器，它承受 8421BCD 码二-十进制编码，其引脚功能为： CPU 为加计数时钟输入端，CPD 为减计数时钟输入端。 LD 为预置输入掌握端，异步预置。5 CR 为复位输入端，高电平有效，异步去除。 CO 为进位输出：1001 状态后负脉冲输出， BO 为借位输出：0000 状态后负脉冲输出。
6、其规律符号及实物图规律图如图 2.21所示。图 2.2(1) 74ls192 引脚图其功能表如表 2.21所示。CPUCPDCR操作00置数110加计数110减计数1清零表 2.2174LS192 的功能表由此看出,当 LD=1,CR=0,CP =1 时,假设有时钟脉冲加到 CPU 端,则计数器D在预置数的根底上进展加法计数,当计数到 9 时,CO端输出进位下降沿跳变脉冲；当 LD=1，CR=0，CP =1 时，假设有时钟脉冲加到 CP 端，则计数器在预置UD6数的根底上进展减法计数，当计数到 0 时，BO端输出借位下降沿跳变脉冲。由此设计出三十进制减法计数器，具体电路图如图 2 所示,图中的
7、 Q -Q07分别接到显示译码器的输入端，CPD端接到秒脉冲发生器的脉冲输出端。图中预置数为 N=30 ，当低位计数器的借位输出端BO输出借位脉冲时，高位计数器才8421BCD10开头进展减法计数。当计数到高、低位计数器都为零时，高位计数器的借位输出端 BO输出借位脉冲，使置数端 LD=0，则计数器完成置数，在 CPD冲的作用下，进展下一循环的减法计数。（2） 时钟信号掌握电路图 2.22端输入脉图2.22是时钟脉冲信号 CP 的掌握电路 ,掌握 CP 的放行与停顿。CLK 信号受“暂停/连续”开关J1的掌握，当J1处于断开位置时，门U6A翻开，放行时钟信号，电路处于正常计数功能；当J1处于闭
8、合位置时，门U6A关闭，时钟信号被屏蔽，电路停顿计时。从而实现了当暂停/连续开关处于暂停状态时，掌握电路封锁计数脉冲，计数器停顿计数，显示原来的数，而且保持不变；当暂停/连续开关处于连续状态时，计数器正常计数，的功能要求。7（3） 显示模块电路显示模块用来显示计时模块输出的即时计时和中途计时结果。是由七段数码管构成，计时模块输出计时信号通过译码器译码由数码管显示出来。如图下所示。U1DCD_HEX_DIG_YELLOW（4） 整体电路图8第三章 安装与调试在组装过程中，常常消灭的问题就是忘了给引脚接线、连错了引脚等等这些小问题，但是这些问题却是致命的，他常常会让我们头疼不已，因此为了避开出错，
9、就需要我们细心认真。在调试过程中，我的电路消灭了无法置数的错误，经过排查最终觉察是置数电路少接了一根线看来还是大意惹的祸。第四章设计总结经过一段时间的查找资料和思考问题，最终把设计方案设计出来了。其中在查找资料的过程中收获颇丰，在这个过程中使我学会了如何查找文献资料并运用到自己的方案中去。经过一番深思熟虑后设计出比较有用的电路图，然后用仿真软件进展仿真。在仿真的过程中觉察了一些问题，并通过自己的努力最终解决了消灭的各种问题，在这解决问题的过程中使我学到了很多以前不太了解的学问， 同时也培育了思考问题的习惯，经过一番奋斗后，仿真的结果符合设计要求。在连接实物图的过程中须得步步为营，假设是一着不慎
10、连错了后果是很严峻的，不好检查线路，因此连线时须的留神再留神。经过最终的努力，最终把实物图所产生的结果与仿真全都。最终，在自己的不懈努力和教师同学的帮助下我的课程设计最终完成了，课设中布满了欢乐与泪水，为一小块的成功而快活，为一时的困难而难过，但整个过程是欢快的，由于我在过程中得到了熬炼，动手动脑的力量得到了加强，学到了很多书本上学不到的学问，使我深刻体会了“一分耕耘一分收获”的道理，总之我在课程设计中学到了很多真是一言难尽。在这里我感谢教师和同学们的帮 助，感谢大家。参考文献1. 刘修文主编.是用电子电路设计制作.【M】北京：中国电力出版社，20232. 朱定华主编.电子电路测试与试验.【M】北京：清华大学出版社，20233. 路勇主编.电子电路试验及仿真.【M】北京：北京交通大学出版社，20234. 网络上相关参考文献9