数电课设数字电子钟文档.pdf

《数电课设数字电子钟文档.pdf》由会员分享，可在线阅读，更多相关《数电课设数字电子钟文档.pdf（28页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、机电工程学院 本科生课程设计 题 目：数字时钟 课 程：数字电子技术 专 业：电气工程及其自动化 班 级：学 号：姓 名：指导教师：完成日期：数字电子技术课程设计 任务书 课程设计 数字电子技术 设计课题 数字时钟 姓名 院系 机电工程学院电气系 班级 指导老师 设计任务 制作数字时钟 设计要求 1、准确计时,用数码管显示小时、分和秒;2、小时以 24 小时计时；3、带有时间校正功能;4、“闹钟”功能；设计步骤 1、了解数字时钟的原理；2、画出设计的数字时钟电路原理图和各部分电路图;3、选择好元器件及给出参数，在原理图中反映出来；4、用仿真软件 Mutisim进行电路工作情况模拟仿真;5、编写

2、课程设计报告；工作过程 1、在电脑和图书馆查阅资料，了解数字时钟原理和相关信息 2、画出设计的数字时钟电路原理图和各部分电路图；3、选择好元器件及给出参数，在原理图中反映出来。4、将各元件连接起来，用仿真软件 Mutisim 进行电路工作情况模拟仿真；5、编写课程设计报告；数字电子技术课程设计 目 录 1 设计的目的及任务（1）1.1 课程设计的目的（1）1.2 课程设计的任务与要求（1）1。3 课程设计的技术指标（1)2 数字时钟的介绍和原理(2）2。1 数字时钟的介绍（2）2.2 数字时钟的电路组成（2)2.3 数字时钟的工作原理(3）3 数字时钟总设计方案和各部分电路设计方案（4）3.1

3、 数字时钟总设计方案 （4）3.2 各部分电路设计方案（5)3。3 总电路设计图(17）4 电路仿真(17）5 收获与体会(24)6 仪器仪表明细清单(24）参考文献（25)数字电子技术课程设计 -0-1。设计的目的及任务 1。1 课程设计的目的(1）巩固所学的相关理论知识；（2）实践所掌握的电子制作技能；（3)会运用Mutisim工具对所作出的理论设计进行模拟仿真测试,进一步完善理论设计；(4)通过查阅手册和文献资料，熟悉常用电子器件的类型和特性，并掌握合理选用元器件的原则；（5）掌握模拟电路的安装）掌握模拟电路的安装 测量与调试的基本技能,熟悉电子仪器的正确使用方法，能力（6）分析实验中出

4、现的正常或不正常现象（或数据）独立解决调试中所发生的问题；(7）学会撰写课程设计报告;1。2 课程设计的任务与要求（1）根据技术指标要求及实验室条件设计出电路图，分析工作原理,计算元件参数;（2）列出所有元器件清单；（3）安装调试所设计的电路，达到设计要求；（4）记录实验结果。1.3 课程设计的技术指标(1)准确计时，用数码管显示小时、分和秒；（2）小时以 24 小时计时；（3）带有时间校正功能；(4）“闹钟”功能；数字电子技术课程设计 -1-2.数字时钟的介绍和原理 2.1 数字时钟的介绍 数字时钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性，且无机

5、械装置,具有更长的使用寿命，已得到广泛的使用。数字时钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。数字时钟的组成一般由计数器、译码器、显示器、振荡器及分频器等几部分组成。振荡器产生的时标信号送入分频器，分频器将其送入的时标信号分频成秒脉冲信号。再把秒脉冲送入计数器进行计数，并把累计的计数结果以“时”、“分”、“秒把秒脉冲送入计数器进行计数，并把累计的计数结果以“时”、“分”、“秒 的数字显示出来。“秒显示出来。“秒 的显示由二级计数器和译码器组成六十进制计数器电路来实现，“分的

6、显示由二级计数器和译码器组成六十进制计数器电路来实现，“分的显示电路与秒相同。“时的显示电路与秒相同。“时 的显示由二级计数器和译码器组成的二十四进制计数器电路来实现。数字钟已成为人们日常生活中必不可少的物品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。钟表的数字化给人们生产生活带来了极大的方便。它扩展了钟表原有的报时功能,诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备,甚至各种定时电气的自动启用等,这些都是以钟表数字化为基础的。因此，研究数字电子钟以及扩大其在生活中的应用，有着非常

7、现实的意义。尽管目前市场上已有现成的数字钟集成电路芯片,价格便宜,使用也非常方便。鉴于数字钟电路的基本组成包含了数字电路的主要组成部分,为了帮助同学们将已经学过的比较零散的数字电路的知识能够有机的、系统地联系起来用于实际，培养综合分析、设计电路的能力，进行数字钟的设计是必要的。2。2 数字时钟的电路组成 数字时钟是用数字集成电路构成，用数码显示的一种现代化计数器.本系统由振荡器、分频器、校时电路、计数器、译码显示器以及电源电路组成。秒脉冲发生电路产生数字电子技术课程设计 -2-秒脉冲信号,不同进制的计数器、译码器和显示器组成计时系统，通过校时电路实现对时、分的校准，电源电路提供稳定的+5v 的

8、电压。2.3 数字时钟的工作原理 数字时钟实际上是一个对 1HZ 频率进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字时钟,但是出于对材料和成本的考虑，我们决定设计较简单的中小规模集成电路组成电子钟,采用由555 定时器和 RC 电路构成振荡器的方案。图 错误!未定义书签。系统原理框图（1)振荡器电路:一般说来，振荡器的频率越高，计时精度越高。本设计中采用由集成定时器 555 与 RC 组成的多谐振荡器，经过调整输出 1000Hz 脉冲。（2）分频器电路：分频器电路将 10

9、00HZ的方波信号经 1000 次分频后得到 1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器.（3）时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，时个位和时十位计数器为 24 进制计数器。（4）译码显示电路：译码显示电路将计数器输出的 8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流，我们采用自带译码功能的数码管。（5）整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内，数字钟会自动报时。其作用方

10、式是在整点前的十秒内，出现奇数秒时报时灯发光，从而实现在最后十秒内闪烁五次，以示提醒。(6）校时电路：由于数字钟的初始时间不一定是标准时间，而且在数字钟的运行过程中可能出现误差，所以需要校时电路来对“时、分”显示数字进行校对调整。3。数字时钟总设计方案和各部分设计方案 数字电子技术课程设计 -3-3.1 数字时钟总设计方案 数字时钟有振荡器、分频器、计数器、译码显示、报时等电路组成。其中，振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度.由不同进制的计数器、译码器和显示器组成计时系统。将标准秒信号送入采用六十进制的“秒计数器“秒计数器每秒计 60s就发出一个“分脉冲”信号，该信号将作

11、为“分计数器就发出一个“分脉冲”信号，该信号将作为“分计数器 的时钟脉冲。“分计数器”也采用六十进制计数器，每累计 60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器计数器”。“时计数器 采用二十四或十二进制计时器，可实现对一天24h 或 12h 的累计。译码显示电路将“时计。译码显示电路将“时、“分、“分、“秒、“秒 计数器的输出状态通过六位七段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。数字时钟的原理框图如下图 2.1 所示。报时 图 2。1 数字时钟的原理框图 3.2 各部分电路设计方案 3。2。1 秒脉冲产生电路 秒脉冲产生电路

12、的功能是产生标准秒脉冲信号，主要由振荡器和分频器组成。振荡数字电子技术课程设计 -4-器是计数器的核心，振荡器的稳定度和频率的精准度决定了计时器的准确度，可由石英晶体振荡电路或 555 定时器与 RC 组成的多谐振荡器构成。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大，故设计时一定要根据需要设计出最佳的电路。石英晶体振荡器具有频率准确、振荡稳定、温度系数小的特点,但是如果精度要求不高的话可以采用 555 构成的多谐振荡器.秒脉冲产生电路在此例中的主要功能有两个:一是产生标准秒脉冲信号,二是可提供整点报时所需要的频率信号。在下面电路设计中,为了简化电路，秒脉冲产生电路用一个 1H

13、z 的秒脉冲时钟信号源替代。3.2。1.1 555 构成的多谐振荡器 秒脉冲产生电路主要是由一个 555 定时器和三个十进制计数器 74160 构成。其中，555 定时器与 RC 组成多谐振荡器，三个计数器 74160 组成分频器.其逻辑图如图 3.2。1。1 所示.470nF10nF1k1k3个74160 图 3。2。1.1 555 构成的多谐振荡器而成的秒脉冲产生电路逻辑图 其中 555 定时器的引脚图和功能表如图 3.2 和图 3。3 所示，其中选取 R1=R2=1k,C1=470nF,C2=10nF，从而多谐振荡器的频率为：kHzCRRf110*7.4*1*21*7.0/127.0/1

14、621 数字电子技术课程设计 -5-图 3。2。1.2 555 定时器的引脚图 导通0012不变不变1导通01截止11放电管T输出(VO)复位(RD)触发输入(VI2)阈值输入(VI1)输出输入C C31VC C3VC C31VCC32VCC3VCC32V 图 3。2。1.3 555 定时器的功能表 74160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2 图 3。2。1.4 计数器 74160 的引脚图 图 3.2。1.5 计数器 74160 的逻辑图 图 3。2.1。6 计数器 74160 的功能表 160 为可预置的十进制同步计数

15、器，共有 74160 和 74LS160 两种线路结构型式，其管脚图如图 3.2。1。4 所示,160 的清除端是异步的，当清除端/MR 为低电平时，不管时钟端 CP 状态如何,即可完成清除功能。160 的预置是同步的.当置入控制器/PE 为低电平时，在 CP 上升沿作用下，输出端Q0Q3与数据输入端 P0P3一致。当 CP 由低至高跳变或跳变前,如果计数控制端 CEP、CET数字电子技术课程设计 -6-为高电平，则/PE 应避免由低至高电平的跳变.160 的计数是同步的.靠 CP 同时加在四个触发器上而实现的。当 CEP、CET 均为高电平时，在 CP 上升沿作用下 Q0Q3同时变化，从而消

16、除了异步计数器中出现的计数尖峰。对于 74160，只有当 CP 为高电平时，CEP、CET 才允许由高至低电平的跳变。160 有超前进位功能.当计数溢出时,进位输出端（TC）输出一个高电平脉冲，其宽度为 Q0 的高电平部分.在不外加门电路的情况下，可级联成N 位同步计数器。计数器 74160 的引出端符号如下：电路中多谐振荡器输出的是 1kHz 的脉冲信号，此信号作为第一级计数器的时钟信号.计数器的四个使能端 ENP、ENT、LOAD、CLR 均接高电平、由于 74160 是十进制计数器，因此计数器每计数满 10 次有一个进位信号，此信号即为第一级计数器分频后得到的 100Hz 的脉冲信号，将

17、这个信号接在下一级计数器的时钟信号端CLK 则可实现继续分频，经过两个 74160 逐级分频后依次得到 10Hz 和 1Hz 的脉冲信号。其电路仿真图如图3.2。1。7 所示，用一个四通道的示波器可以清楚看到四个脉冲信号的波形如图 3.2。1。8 所示。数字电子技术课程设计 -7-U1LM555CMGND1DIS7OUT3RST4VCC8THR6CON5TRI2VCC5V1k1kC1470nFC210nFU274160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U374160NQA14QB13QC12QD11RCO15A3B4C5D6

18、ENP7ENT10LOAD9CLR1CLK2U474160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2IO1U8A74LS04DVCC5V 图 3.2。1.7 秒脉冲产生电路仿真图 图 3.2。1。8 千分频秒脉冲信号仿真波形 数字电子技术课程设计 -8-3.2.2 计数器电路 根据数字时钟的原理框图 2。1 可知，整个计数器电路由秒计数器、分计数器和时计数器串接而成。秒脉冲信号经过 6 级计数器，分别得到秒个位、秒十位、分个位、分十位以及时个位、时十位的计时。显示 6 位的“时位的“时、“分、“分、“秒”需要 6 片中规模的计数器.

19、其中，秒计数器和分计数器都是六十进制，时计数器为二十四/十二进制,都选用 74160 来实现。实现的方法采用反馈清零法。3.2。2.1 六十进制计数电路 秒计数器和分计数器各由一个十进制计数器（个位）和一个六进制计数器（十位）串接组成，形成两个六十进制计数器,其中个位计数器接成十进制形式。十位计数器选择 QB与 QC端做反馈端，经与非门输出至控制清零端 CLR，接成六进制计数形式（计数至0110 时清零）。个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端 RCO 接至十位计数器的时钟信号输入端 CLK，完成个位对十位计数器的进位控制.将十位计时器的反馈清零信号经非门输出,作为

20、六十进制的进位输出脉冲信号，即当计数器计数至 60 时，反馈清零的低电平信号输入 CLR 端,同时经非门变为高电平，在同步级联方式下，控制高位计数器的计数。创建如图 3.2。2.1 所示的电路，IO1IO4是个位数码管的显示输出端，IO5IO8是十位数码管的显示输出端，IO9接电源，给两个芯片的使能端提供高电平，IO10在此电路作为秒计数电路时接秒信号产生电路,作为分计数电路时接秒计数电路提供过来的进位信号(即接至秒计数器的 CLR 端）.IO11作为低位计数器的进位输出，与高位计数器的时钟信号端相连.数字电子技术课程设计 -9-图 3。2.2.1 六十进制计数电路 3。2.2.2 二十四/十

21、二进制计数电路 创建如图 3.2.2.2 所示的电路，IO1IO4是个位数码管的显示输出端，IO5IO8是十位数码管的显示输出端，IO9接电源，给两个芯片的使能端提供高电平，IO10接分计数电路提供过来的进位信号（即接至分计数器的 CLR 端）。IO11连接了两个计数器的清零端，因此可以通过双向开关接 IO12和 IO13以实现对与非门的选择，从而完成进制的转换。分计数器需要的是一个二十四/十二进制转换的递增计数电路。个位和十位计数器均连接成十进制计数形式，采用同步级联复位方式。将个位计数器进位输出端 RCO 接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制.若选择二十四进

22、制,十位计数器的输出端 QB和个位计数器的输出端 QC通过与非门控制两片计数器的清零端 CLR，当计数器的输出状态为 00100100 时,立即反馈清零，从而实现二十四进制递增计数.若选择十二进制，十位计数器的输出端 QA和个位计数器的输出端 QB通过与非门控制两片计数器的清零端 CLR，当计数器的输出状态为 00010010 时，立即反馈清零,从而实现十二进制递增计数。两个与非门通过一个双向开关接至两片计数器的清零端CLR，单击开关就可以选择与非门的输出，实现二十四进制或十二进制递增计数的转换。数字电子技术课程设计 -10-图 3。2.2.2 二十四/十二进制计数电路 3。2.3 译码显示电

23、路 采用共阴极七段数码管将译码显示电路是将计数器输出的 8421 BCD 码译成数码管显示所需要的高低电平。译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路采用 CD45117 段译码驱动器。译码器 A、B、C、D 与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g 即为驱动七段数码显示器的信号。根据 A、B、C、D 所得的计数信号，数码管显示的相对应的字型。3。2.3。1 七段数码管 数字电子技术课程设计 -11-图 3。2。3。1 七段数码管的引脚图 3。2。3.2 CD4511 译码器 为了使数码管能显示十进制数。必须将十进制数代码经译码器译出，然后经驱动器点亮对应

24、的段.所以，译码器的功能就是,对应于某一组数码输入，相应的几个输出端有有效信号输出。常用的集成七段显示译码器有两类，一类译码器输出高电平有效信号,用来驱动共阴极显示器，另一类输出低电平有效信号，以驱动共阳极显示器。CD4511 七段显示译码器的逻辑符号如图3.2。3.2 所示,功能表如图 3。2.3.3 所示.当输入 8421BCD码时，输出高电平有效。用以驱动共阴极显示器。当输入为10101111六个状态时，输出全为低电平，显示器无显示。图 3。2.3。2 CD4511 逻辑符号（引脚图)该集成显示译码器设有三个辅助控制端LE、BL、LT，以增强器件的功能，现分别简述如下：数字电子技术课程设

25、计 -12-灯测试输入端LT 当LT=0 时，无论其他输入端是什么状态,所有各段输出 ag 均为 1，显示字形.该输入端常用于检查译码器本身及显示器各段的好坏。灭灯输入BL 当BL=0，并且LT=1 时，无论其他输入端是什么电平，所有各段输出 ag 均为 0,所有字形熄灭。该输入端用于将不必要显示的零熄灭。锁存使能输入LE 在BL=LT=1 的条件下,当LE=0 时，锁存器不工作，译码器的输出随输入码的变化而变化；当LE由 0 跳变 1 时,输入码被锁存,输出只取决于锁存器的内容，不再随输入的变化而变化.图 3。2.3.2 CD4511 的功能表 数字电子技术课程设计 -13-图 3。2.3.

26、4 显示器显示字形 3。2.3。3 小时译码显示子电路 只需在BL=LT=1 并且LE=0 时，译码器的输出随输入码的变化而变化，所以只要把 4511 译码器的数据输入端与 74160 计数器的输出端相连即可。而分钟和秒译码显示电路也是如此，如图 3.2.3。5 所示。图 3.2.3。5 小时译码显示子电路（六十进制计数）数字电子技术课程设计 -14-3.2.3.4 分钟/秒译码显示子电路 图 3。2.3。6 分钟/秒译码显示子电路（十二、二十四进制计数)3.2。4 校时、校分电路 校对时间一般在选定的标准时间到来之前进行,可分为 4 个步骤：首先把时计数器置到所需的数字;然后再将分计数器置到

27、所需的数字；与此同时或之后应将秒计数器清零，时钟暂停计数,处于等待启动阶段；当选定的标准时刻到达的瞬间,按启动按钮,电路则从所预置时间开始计数。由此可知，校时，校分电路应具有预置小时、预置分、等待启动、计时 4 个阶段。在设计电路时既要方便可靠地实现校时校分的功能，又不能影数字电子技术课程设计 -15-响时钟的正常计时，通常采用逻辑门切换.当 Q=1 时，输入的预置信号可以传到时计数器的 CLK 端，进行校时工作，而分进位信号被封锁。例如，校时电路原理示意图如图 3.2。4.1 所示。当 Q=0 时,分进位信号可以传到时计数器的 CLK 端，进行计时工作，而输入的预置信号分进位信号被封锁.校分

28、电路也仿照此进行。&1QQ预置信号分进位信号到时计数器的输入时钟 图 3.2。4.1 校时电路原理框图 当然上述方法比较精确，也比较复杂，在精度要求不高时，也可以采用另一种方法。只需使用两个双向选择开关将秒脉冲直接引入时计数器的分计数器即可实现功能。此时，低位计数器的进位信号输出端需通过双向选择开关的其中一选择端接至高位计数器的时钟信号端,开关的另一选择端接秒脉冲信号。当日常显示时间时，开关拨向低位计数器的进位信号输出端；调时调分时拨向秒脉冲信号，这样可使计数器自动跳至所需要的时间.(具体见总电路图）3.2。5 整点报时电路 当时间到达整点前 10 秒开始，蜂鸣器 1 秒响 1 秒停地响 5

29、次.即当时间达到时59 分 50 秒时蜂鸣器开始响第一次,并持续一秒钟，然后停鸣一秒，这样响五次。利用与非门的相与功能，而已把分十位的OC、OA,分个位的 QD、QA，秒十位的 QC、QA 和秒个位的 QA相“与非”作为控制信号控制与非门的开断,从而控制蜂鸣器的响和停。数字电子技术课程设计 -16-U26SONALERT1kHz QA秒计数个位 图 3。2。5。1 整点报时电路 3.3 总电路设计图 4.数字时钟电路仿真 数字电子技术课程设计 -17-4.1 开始状态 图 4。1.1 开始状态 数字电子技术课程设计 -18-4。2 校时、校分功能 图 4。2。1 校时、校分功能 数字电子技术课

30、程设计 -19-4。3 十二进制与二十四进制转换功能 图 4。3.1 十二进制与二十四进制转换功能 数字电子技术课程设计 -20-4.4 满 60 秒向分钟进位状态 图 4.4。1 满 60 秒向分钟进位状态 数字电子技术课程设计 -21-4.5 满 60 分向小时进位状态 图 4.5。1 满 60 分向小时进位状态 数字电子技术课程设计 -22-4。6 23:59：59 向 00：00:00 进位状态 图 4。6。1 23:59：59 向 00:00:00 进位状态 数字电子技术课程设计 -23-6。收获与体会 通过这次对数字时钟的课程设计,让我更加明白了设计电路的程序，让我更加深入了解了数

31、字时钟的设计理念和思路，也更加扎实的掌握了有关数字电子技术方面的知识.尽管这次实验做得并不是很顺利，在设计过程中碰到了很大的困难。一开始还比较迷茫,但是我没有失去信心，通过不断地查阅文献，不断地思考,最终大体上算是成功了，让我明白了学习理论知识的重要性，做任何设计都需要强大的理论知识.此次电路设计让我得到了多方面的锻炼。一方面我对数字电子技术专业知识有了进一步的了解，并熟悉了更多的电子仪器的使用方法，了解常用的电子器件的类型和特征，同时学会了如何合理选用电子器件的原则.也通过使用型数字电子电路设计、安装、调试等各环节，也培养了我运用课程中所学的理论与实践紧密相结合，独立地解决实际问题的能力。让

32、我知道了在以后的学习中，生活中，我会勤于思考，勤于动手，不拍困难的好习惯。再一方面电子电路的安装与调试技能培养了我创新能力和对治学要严谨的态度。虽然此次课程设计做起来有点困难，但是在设计过程中所学到的东西是这次课程设计的做大收获和财富，它将使我终身受益。7。仪器仪表明细清单 表 元器件清单表 元器件名称 个数 型号 十进制计数器 7 个 74LS160 555 定时器 1 个 LM555CM 数码显示器 6 个 共阴极 蜂鸣器 1 个 电容 1 个 20pf 电阻 4 个 500 欧姆 非门芯片 2 个 74LS04D 双输入与非门芯片 2 个 7400N 带有施密特触发的非门芯片 1 个 74LS14D 八输入与非门芯片 1 个 74HC30N 译码器芯片 6 个 4511BD 单刀双掷开关 3 个 双 D 正沿触发器 1 个 74LS74 数字电子技术课程设计 -24-参考文献（1）顾三春 仝迪、电子技术试验、2009、化学工业出版社(2）江晓安 董秀峰、数字电子技术第三版、2008、西安电子科技大学出版社.（3）邱关源、电路第五版、2006、高等教育出版社（4）Multisim 11 电路设计及应用、2010、国防工业出版社（5)孙胜麟、电子技术基础实验与仿真、2008、中南大学出版社（6)郭照南、电子技术与 EDA 课程设计技术、2010、中南大学出版社