《基于eda乐曲硬件演奏电路.doc》由会员分享，可在线阅读，更多相关《基于eda乐曲硬件演奏电路.doc（33页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、沈阳工程学院课程设计（论文）目 录摘 要IAbstractII第1章 引 言11.1EDA技术及发展历史1第2章 VHDL语言及其应用22.1 VHDL的应用2第3章 乐曲硬件演奏电路43.1 基本要求43.2 原理描述43.3 乐曲硬件演奏电路的层次化设计方案53.3.1 音乐节拍发生器 notetabs53.3.2 音符译码电路 tonetaba模块113.3.3 数控分频模块（speakera）设计133.4 乐曲硬件演奏电路的顶层设计和仿真16结 论19参考文献20致 谢21附录22千万不要删除行尾的分节符，此行不会被打印。在目录上点右键“更新域”，然后“更新整个目录”。打印前，不要忘
2、记把上面“Abstract”这一行后加一空行20沈阳工程学院课程设计（论文）第1章 引 言1.1 EDA技术及发展历史随着计算机业的发展，从80年代中期计算机应用进入各个领域。在这种背景下，87、88年由美国ACCELTechnologiesInc推出了第一个应用于电子线路设计软件包TANGO，这个软件包开创了电子设计自动化（EDA）的先河。这个软件包现在看来比较简陋，但在当时给电子线路设计带来了设计方法和方式的革命，人们纷纷开始用计计算机来设计电子线路，直到今天在国内许多科研单位还在使用这个软件包。随着电子业的飞速发展，TANGO日益显示出其不适应时代发展需要的弱点。为了适应科学技术的发展，
3、ProtelTechnology公司以其强大的研发能力推出了ProtelForDos作为TANGO的升级版本，从此Protel这个名字在业内日益响亮。中国科学院EDA中心是中国科学院根据其“面向国家战略需求、面向世界科技前沿”的新时期办院方针，面对中国IC设计产业发展对技术和人才的迫切需求，于2001年11月经中国科学院批准设立的非法人事业机构。是中国科学院全院集成电路设计领域科研与教育的网络化公共平台，是中国科学院该领域对外战略合作的代表机构，面向全国开展技术服务。第2章 VHDL语言及其应用20世纪80年代美国国防部开发Very High Speed Integrated CircuitV
4、HSIC，用于描述集成电路的结构和功能。此后，硬件描述语言向标准化方向发展，1987年成为IEEE Standard 1076，称为VHDL语言。它也是美国国防部标准（MIL-STD-454L）。1993年该标准增修为IEEE1164标准。1996年，再次加入电路合成的标准程序和规格，成为IEEE1076.3标准。VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本，IEEE-1
5、076（简称87版）之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。
6、 从宏观的角度看，VHDL的语法构成了程序的各组成部分；微观上看VHDL的语法是各种语句的运用细节。本章在VHDL的特性之后，从这两个角度简要介绍VHDL的语法基础。硬件描述语言HDL（Hardware Description Language）诞生于1962年。HDL是用形式化的方法描述数字电路和设计数字逻辑系统的语言。主要用于描述离散电子系统的结构和行为。与SDL（Software Description Language）相似，经历了从机器码（晶体管和焊接）、汇编（网表）、到高级语言（HDL）的过程。2.1 VHDL的应用 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许
7、多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。VHDL是一种标准的硬件电路设计语言，目前已成为广大电路设计人员设计数字系统首选的开发工具。基于VHDL硬件电路语言的编程与实际应用技巧，VHDL硬件电路语言在微机、通信
8、、编码、存储器以及电子电路等方面的具体设计应用，具有实际的指导意义。关于用VHDL和原理图输入进行CPLD/FPGA设计的粗略比较：在设计中，如果采用原理图输入的设计方式是比较直观的。你要设计的是什么，你就直接从库中调出来用就行了。这样比较符合人们的习惯。但是这样做需要设计人员要在两方面有较高的素质： 但是当你采用VHDL等高级语言来设计时这些问题都会得到较好的解决。由于在使用VHDL等高级语言时，有专用的工具来实现将语言描述的电路功能转换为实际的电路所以你就用不着对底层的电路很熟悉，也用不着对CPLD/FPGA的结构很熟悉（因为有专用的工具针对你的描述采用相应的器件哦）。当你要换器件时，你只
9、需要将原来设计好的VDHL文件在新器件的设计工具中再次实现就行了。第3章 乐曲硬件演奏电路3.1 基本要求利用FPGA,设计一个乐曲硬件演奏电路。乐曲的12平均率规定：每2个八度（如简谱中的中音1与高音1）之间的频率相差1倍。在2个八度音之间，又可分为12个半音，每2个半音的频率比为122。另外，音符A的频率为440HZ，音符B到C之间，E到F之间为半音，其余为全音。由此可以计算出简谱中从低音l至高音1之间每个音符的频率。设计音符查找表电路模块，时钟模块，数控分频器模块，音乐节拍产生模块电路。3.2 原理描述产生音乐的两个因素是音乐频率和音乐的持续时间，以纯硬件完成演奏电路比利用微处理器来实现
10、乐曲演奏要复杂的多，如果不凭借EDA工具和硬件描述语言，凭借传统的数字逻辑技术，即使最简单的演奏电路也难以实现。乐曲硬件演奏电路系统主要有数控分频器和乐曲存储模块组成。数控分频器对FPGA的基准频率进行分频，得到与各个音阶对应的频率输出。乐曲存储模块产生节拍控制和音阶选择信号，即在此模块中可存放一个乐曲曲谱真值表，由一个计数器来控制此真值表的输出，而由计数器的计数时钟信号作为乐曲节拍控制信号。乐曲演奏电路的结构框图如下：时钟电路查符查表电路音乐节拍产生电路数控分频器基准时钟模式选择 图3.1 乐曲演奏电路结构框图3.3 乐曲硬件演奏电路的层次化设计方案乐曲硬件演奏电路的设计主要就是由三个部分组
11、成的，首先为了实现音乐的演奏必须得得到音阶的频率和节拍，这主要就是由音乐节拍发生器和数控分频模块完成的，完了就是译码查表电路是由音符译码电路模块产生的，乐曲硬件演奏电路可分为三个模块，音乐节拍发生器模块，音符译码电路模块，数控分频模块。3.3.1 音乐节拍发生器 notetabs该模块将利用FPGA的片内POM存放乐曲简谱真值表，该计数器的计数频率为4HZ，即每一个数值的停留时间为0.25S，也就是每个节拍是0.25S，每个节拍的频率也是4HZ，随着NoteTabs中计数器按4HZ的时钟频率做加法计数时，乐符数据叫输向音符译码电路ToneTaba，所以所存的乐曲就自然的演奏起来。其VHDL源程
12、序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY NoteTabs IS PORT ( clk : IN STD_LOGIC; ToneIndex : OUT INTEGER RANGE 0 TO 15 );END;ARCHITECTURE one OF NoteTabs IS SIGNAL Counter : INTEGER RANGE 0 TO 138;BEGIN CNT8 : PROCESS(clk) BEGIN IF Counter = 138 THEN Counter = 0; ELSIF (clkEVENT AND clk =
13、1) THEN Counter ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex Tone
14、Index ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex Tone
15、Index ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex Tone
16、Index ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex Tone
17、Index ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex ToneIndex NULL; END CASE;END PROCESS;END;随着频率记数器预置数记数法开始记数，得到了音节的输出频率和节拍，每0.25S为一个周期，频率为4HZ，音阶随着基准频率分频得到
18、的频率从低音依次到高音。仿真波形如下：图3.2音乐节拍发生器防真波形原器件符号：图3.3 音乐发生器元件符号3.3.2 音符译码电路 tonetaba模块音符译码电路即音调发生器实际上是一个翻译电路，根据输入为数控分频模块提供所发音符频率的初始值，而此数控分频模块入口的停留时间即为此音符的节拍数，以VHDL程序中仅设置了“梁祝”乐曲全部音符所对应的音符频率的初始值。/CLK_4HZ： 用于控制音长（节拍）的时钟频率；/CLK_6MHZ： 用于产生各种音阶频率的基准频率；/SPEAKER： 用于激励扬声器的输出信号，本例中为方波信号；/HIGH, MED, LOW：分别用于显示高音、中音和低音音
19、符，各驱动一个数码管来显示。其VHDL源程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY ToneTaba IS PORT ( Index : IN INTEGER RANGE 0 TO 15; CODE : OUT INTEGER RANGE 0 TO 15; HIGH : OUT STD_LOGIC; Tone : OUT INTEGER RANGE 0 TO 16#7FF# );END;ARCHITECTURE one OF ToneTaba ISBEGIN Search : PROCESS(Index) BEGIN CASE In
20、dex IS - 译码电路，查表方式，控制音调的预置数 WHEN 0 = Tone = 2047; CODE = 0; HIGH Tone = 773; CODE = 1; HIGH Tone = 912; CODE = 2; HIGH Tone = 1036; CODE = 3; HIGH Tone = 1197; CODE = 5; HIGH Tone = 1290; CODE = 6; HIGH Tone = 1372; CODE = 7; HIGH Tone = 1410; CODE = 1; HIGH Tone = 1480; CODE = 2; HIGH Tone = 1542;
21、CODE = 3; HIGH Tone = 1622; CODE = 5; HIGH Tone = 1668; CODE = 6; HIGH Tone = 1728; CODE = 1; HIGH NULL; END CASE; END PROCESS;END;在源程序中Index是音乐节拍发生器输出的音符数据；TONE是为数控分频模块提供的音符频率的初始值，为方便测试，特设置了一个音名代码显示输出CODE和音高指示信号HUGH可以通过数码管或LED来显示乐曲演奏时对应的音符和高音名。CODE输出对应该音阶简谱的显示数码1，HIGH输出为高电平，指示音阶为高，HIGH输出为低电平时，则指示音阶
22、为中音。低音时，Tone值小，分频比大，进位信号SPKS的周期长。图3.4 音符译码电路仿真波形图3.5 音乐译码器元件符号3.3.3 数控分频模块（speakera）设计数控分频模块设计采用了预置数记数法分频，从而得到各个音阶所产生的频率输出。所谓预置数记数就是先预置个数，然后用休止符数减去预置数就是分频数，然后用基准频率除以分频数就是该音阶的频率。数控分频器对FPGA的基准频率进行分频，得到与各个音阶对应的频率输出。数控分频模块是11位的加法计数器构成。当计数器计满是，产生一个进位信号FULLSPKS，该信号就是用作发音的频率信号。在即使器的预置端给定不同的初始值，其输出将产生不同的频率信
23、号，频率信号初值Tone就是前级音符译码电路的输出。低音时，Tone值小，分频比大，进位信号SPKS的周期长，扬声器发出的声音低，Tone随音乐的乐谱而变化，自动控制分频比，从而实现数控分频，发生信号的频率与Tone成正比，这就是利用数控分频器演奏音乐的原理。通过分频后其进位信号FULLSPJKS是一周期脉冲信号，为有利于驱动扬声器，在音调输出时再进行2分频，将脉冲展宽，使之占空比为50%，扬声器这样就有足够的发声功率。其VHDL源程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY Speakera IS PORT ( clk : IN S
24、TD_LOGIC; Tone : IN INTEGER RANGE 0 TO 16#7FF#; SpkS : OUT STD_LOGIC );END;ARCHITECTURE one OF Speakera IS SIGNAL PreCLK : STD_LOGIC; SIGNAL FullSpkS : STD_LOGIC;BEGIN DivideCLK : PROCESS(clk) VARIABLE Count4 : INTEGER RANGE 0 TO 15; BEGIN PreCLK 11 THEN PreCLK = 1; Count4 := 0; ELSIF clkEVENT AND c
25、lk = 1 THEN Count4 := Count4 + 1; END IF; END PROCESS; GenSpkS : PROCESS(PreCLK, Tone) VARIABLE Count11 : INTEGER RANGE 0 TO 16#7FF#;BEGIN - 11位可预置计数器 IF PreCLKEVENT AND PreCLK = 1 THEN IF Count11 = 16#7FF# THEN Count11 := Tone; FullSpkS = 1; ELSE Count11 := Count11 + 1; FullSpkS = 0; END IF; END IF
26、; END PROCESS; DelaySpkS : PROCESS(FullSpkS) VARIABLE Count2 : STD_LOGIC;BEGIN - 将输出再进行2分频，将脉冲展宽，以使扬声器有足够功率发音 IF FullSpkSEVENT AND FullSpkS = 1 THEN Count2 := NOT Count2; IF Count2 = 1 THEN SpkS = 1;Else SpkS=0;END IF; END IF; END PROCESS; END;VHDL程序的第1个进程首先对FPGA的时基脉冲Tone输入的分频系数进行分频，得到所需要的音符频率；第2个进程
27、的作用是在音调输出时再进行2分频，将脉冲展宽，使扬声器有足够发生功率。数控分频器仿真波形如下：图3.6 数控分频器仿真波形图3.7 分频器元件符号3.4 乐曲硬件演奏电路的顶层设计和仿真乐曲硬件演奏电路顶层电路分为3个模块，音乐节拍发生器NoteTabs 模块，音符译码电路Tonetabs模块，数控分频模块（ speaker）。其顶层设计的VHDL程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY Songer IS - 顶层设计 PORT ( CLK12MHZ : IN STD_LOGIC; -音调频率信号 CLK8HZ : IN STD
28、_LOGIC; -节拍频率信号 CODE1 : OUT INTEGER RANGE 0 TO 15; HIGH1 : OUT STD_LOGIC; SPKOUT : OUT STD_LOGIC ); END;ARCHITECTURE one OF Songer IS COMPONENT NoteTabs PORT ( clk : IN STD_LOGIC; ToneIndex : OUT INTEGER RANGE 0 TO 15 ); END COMPONENT; COMPONENT ToneTaba PORT ( Index : IN INTEGER RANGE 0 TO 15; CODE : OUT INTEGER RANGE 0 TO 15; HIGH : OUT STD_LOGIC; Tone : OUT INTEGER RANGE 0 TO 16#7FF# ); -11位2进制数 END COMPONENT; COMPONENT Speakera PORT ( clk : IN STD_LOGIC; Tone : IN INTEGER RANGE 0 TO 16#7FF#; -11位2进制数 SpkS : OUT STD_LOG