《USB硬件设计技术基础指南V1.1.docx》由会员分享，可在线阅读，更多相关《USB硬件设计技术基础指南V1.1.docx（26页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、USB硬件设计技术基础指南 USB硬件设计技术基础指南 目录1、概述32、USB2.0硬件设计规范指导32.1 USB 接口定义32.2 USB原理图设计指导42.3 USB布局和走线设计52.3.1 布局设计62.3.2 布线设计63、Test Validation103.1 USB眼图测试103.1.1设备需求103.1.2 USB眼图测试过程114、USB布线布局失效分析案例124.1 原理图124.2 PCB布局以及PCB布线135、USB Cable设计165.1 USB cable内部结构参考165.2 USB cable的制作标准参考165.3 USB 2.0cable制作检查表
2、及相关参数介绍176、USB3.0展望196.1 USB3.0硬件设计注意事项207、USB OTG简介207.1 USB OTG概述207.2 USB OTG接口定义227.3 USB OTG设计规范228、USB 2.0设计Check list229、参考文献221、 概述通用串行总线，简称USB，是连接计算机系统与外部设备的一个串口总线标准，也是一种输入输出接口的技术规范，被广泛应用于个人电脑和移动设备等娱乐通讯产品中，并迅速扩展至数字电视、游戏机，车载影音娱乐系统等其他领域。USB2.0目前广泛应用于公司的各个机型之中，其中不仅仅包括一些外置的USB端口应用，而且一些模块的通讯接口也广
3、泛采用USB2.0的方式，例如：3G，Wifi等。车机的前置面板上也有连接MP3，ipod，手机等移动设备的USB接口。所以USB2.0设计的好坏直接影响到产品的各个性能，直接关系到产品的质量和产品的可持续性研发。本文分别就目前常用的USB2.0的硬件设计，PCB布局以及走线，EMC，测试验证等方面进入深入的讨论，把比较有效的电路和PCB布局规则，EMC改进经验融入进去，以便指导我公司产品前期的研发和生产以及后期的产品验证，提高工作效率，降低生产成本，使我公司的研发流程进一步规范。另外，关于USB OTG的相关设计指导、USB cable的规范化设计，USB3.0的前期指引都融入到本文当中。2
4、、 USB2.0硬件设计规范指导 USB2.0接口设计主要包括电源设计、ESD设计、PCB布局和走线设计。好的产品设计需要从以上几个方面认真考虑。2.1 USB 接口定义 USB信号使用分别标记为D+ 和D- 的双绞线传输，它们各自使用半双工的差分信号并协同工作。下图中的定义VBUS一般采用5V供电，范围4.75V到5.25V之间，D-和D+是一组差分信号对，用于数据的传输。 图1 USB信号定义 2.2 USB原理图设计指导 下图中的原理图作为后续的参考设计1、 对5V供电采用了限流保护IC，防止USB接口5V短路对主板造成损坏；另外，为了降低成本，使用可恢复的保险丝也可以。这对我们的主板通
5、过DQA的短路测试或者静电冲击尤为重要。2、 5VBUS处采用了一颗22UF的钽电容，防止USB的插拔造成电流的瞬间变化造成对主板的冲击3、 主板信号地（GND）和机壳地（CHASSISGND）分离，机壳地主要为静电放电通道。在对USB接口静电放电的时候，可以让电流瞬间从机壳地（CHASSISGND）流向机器外壳，达到ESD的效果。4、 差分对需要注意对ESD器件的选型，目前主要使用压敏电阻或者专用的USB 静电防护器件IC。5、 共模电感在对EMI要求不是很严格的情况下，可以采用0ohm电阻替代，有时候为了改善眼图的质量，可以调节为10ohm到33ohm之间的经验值去调试。 图2 USB小板
6、原理图设计参考6、 USB2.0协议规定，整个USB总线拓扑体系由三个元素组成：主机（Host）、集线器(Hub)、设备(Device)。简单的说，主机(Host)只能作为主机存在，只能用来连接设备(Device)和集线器(Hub)；设备(Device)只能作为设备存在，只能用来连接主机或集线器；而集线器则是既可用来连接主机，也可用来连接设备，它用来连接主机的端口，叫上行端口（upstream port），用来连接设备的端口，叫做下行端口（downstream port）。 如果是USB HOST，则在其D+ D-上都要下拉15K电阻，如果是USB DEVICE，则在其D+或D-上上拉1.5K
7、电阻。(对于全速和高速设备，是上在D+上上拉，对于低速设备，是在D-上上拉）。当USB DEVICE插上USB主控制器后，由于USB DEVICE上的上拉电阻和USB HOST上的下拉电阻分压，便产生一个高电平，这时USB HOST就会发现有一个USB设备插入，并通过判断是D+ OR D-被拉高来识别相应的设备。高速设备是先被识别为全速设备的，然后再通过HOST与DEVICE之间的确认来判断是什么设备2.3 USB布局和走线设计 本文中的USB2.0的布局设计主要采用公司常用的4层PCB设计作为参考指导，其中板的叠层一般如下： 图3 堆叠示意图 主要信号走线应布在同一层上，通常选择signal
8、 1层。与该层直接相邻的应为GND层，采用无分割的整层地平面，提供良好的信号返回路径。走线最好不要跨层，实在不能避免走线跨层时应该最大程度的降低信号的过孔数量，同时要避免走线的返回路径跨越底层或电源层分割线处，如下图的这种情况，一定要设法避免： 图4 整体布局注意示意图 2.3.1 布局设计 USB的PCB布局主要从以下4个方面更注意，其中文章后面附有详细的Checklist供设计者参考和检查。1. 控制器与USB插座应该尽可能的靠近，以减少走线的长度。 2. 用于去耦和消除高频噪声干扰的磁珠和去耦电容应该尽可能的靠近USB插座放置。 3. 终端匹配电阻应该尽可能放置在靠近USB控制器的一端。
9、 4. 元器件PCB布局要求：从内（IC）到外（连接器）依次是共模扼流圈、静电保护器件、USB插座，其中静电保护器件应该尽可能靠近插座。2.3.2 布线设计 USB的PCB布线设计主要从以下7个方面注意， 其中文章后面附有详细的Checklist供设计者参考和检查。1. 尽可能缩短走线长度，优先考虑对高速USB差分线的布线，尽可能的避免高速USB差分线和任何的接插件和边沿陡峭的数字信号线靠近走线。 2. 尽可能的减少在USB高速信号线上的过孔数和拐角，从而可以更好的做到阻抗的控制，避免信号的反射。 图5 减少过孔示意图3. 禁止使用90的走线拐角，使用两个45度来实现拐弯或用一个圆弧来实现，这
10、将大大减低信号的反射和阻抗的不连续。 4. 不要将信号线走在晶振、晶体、时钟合成器、磁性器件和时钟倍频的IC下面。 5. 在信号线上避免出现短桩线（stub），否则将会导致信号的反射，从而影响信号的完整性。如果短桩线是不可避免的话，那么确保其长度不要超过150mils。 图6 差分线布线注意点 图7 匹配电阻的正确布局方法6. 尽可能将高速信号线走在同一层里。保证走线的返回路径有一个完整的无分割的镜像平面(VCC或GND，优先选择GND平面)。如果可能的话，不要将走线跨越镜像平面分割线（如电源平面上不同电源的分割线），否则将会增加自感系数且增大信号的辐射。 7. 信号线在PCB边缘注意EMI防
11、护，这里可以遵循20H理论，由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰，这称之为边缘效应。可以将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地边沿内。 图8 20H理论示意图其中差分信号布线需要注意以下6条规则:1. 在并行的USB差分信号对之间的布线间距，要确保90 ohms的差分阻抗。 2. 缩短高速USB信号线同高速时钟线和交流信号并排走线的长度，或者加大它们并排的间距，从而降低串扰的影响。保证差分对信号与其他信号走线的间距至少为50mils。 图9 差分对走线间距示意图3. 差分对信
12、号之间采用紧耦合模式，即走线之间的间距小于走线的宽度，这样能够提高差分信号抗外界噪声干扰的能力。具体的走线间距和宽度需要通过相关的软件计算确定。 4. 差分信号最好保证两走线的间距处处一致，并且要做到长度匹配，其最大的长度差（如DP和DM的长度差）不能大于150 mils。 图10 差分走线保持间距一致5. 长度匹配保持间距处处一致更重要，因此，优先保证长度匹配，可以在一些走线间距不能保持一致的地方对信号走线进行绕线，保证两条走线的长度一致。 6. 确保USB连接器走线到背板接插件的总长度控制在18 inches。 Total length=d1+d2+d3; d1=5inches;d2=12
13、inches;d3=1 inch 图11 USB走线长度控制针对电源信号走线部分，保持所有的VBUS走线尽可能的短，最好使用走线宽度为50mils,2 OZ 铜厚的走线布VBUS信号线。综上所述，USB的硬件设计是PCB设计中比较重要的部分，需要我们特别加以考虑，才能设计出符合质量要求的产品。3、Test Validation测试验证这一块主要是讲述USB信号的完整性，其中包括USB差分信号眼图的测试，USB droop, USB drop等。3.1 USB眼图测试 本文主要以泰克示波器为例讲述USB眼图的测试过程。3.1.1设备需求数字示波器：泰克TDS7404或者TDS7254数字荧光示波
14、器配件：泰克P6274或者P6248或者等同的差分探头 1个 泰克P6245 FET 探头 2个 泰克TCA to BNC转接头 3个 TDS7000 Deskew治具一套3.1.2 USB眼图测试过程 图12 泰克TDSUSB 分析软件如上图，打开USB测试软件，然后输入设备ID以及设备描述。然后点击configure可以配置TDSUSB 进行测试，进入以下界面： 然后点击按钮，直到显示屏幕上出现正确的波形，点击OK即可。 图13 测试OK的USB眼图眼图分析的报告结果将会以HTML的形式储存下来，通过分析结果，我们可以很清楚的看到数据的上升时间，下降时间，幅值等参数，报告也会显示出具体的失
15、效的参数，可以有针对性的分析。4、USB布线布局失效分析案例 本节内容结合公司里面的一款产品，包含了USB2.0接口，SD卡接口，音频接口。在做可靠性测试的时候，静电放电问题没有通过。我们从原理设计以及PCB布局，布线方面，对其做出了一些分析和总结。4.1 原理图 如下图，看到打红色圈的地方是设计欠妥的地方，需要我们逐一分解：1、 VCC端，作为USB接口的供电端，而且是通过排线连接到外接小板上，此处需要增加一个电容，因为小板体积的限制，此处增加一颗100uf,10V钽电容为佳。2、 从EMI的角度，R401，R402处的10ohm电阻应该改为共模电感最好，如果对EMI要求不是很严，此处用22
16、ohm到33ohm之间的阻抗匹配值为佳。3、 USB连接器的第4pin的GND，原理图上是通过排线连接到主板上，静电放电的时候，此处的静电通道不足够放大电流，导致4KV接触放电时，出现闪屏的现象。此处应该铺大面积的铜连接到GND并最终连接到CHASSIS GND.4、 ESD器件摆放位置，应该遵循靠近连机器USB接口摆放，需要修正。5、 模拟音视频接口信号地应该与数字GND隔离开，使模拟信号不至于受到数字信号的干扰。 图14 USB外接口原理图4.2 PCB布局以及PCB布线 如下图，是产品设计的PCB板，从外观上看，一些地方欠妥：1、 小板的螺丝孔没有开马蹄形或者花孔，这样大面积的GND铜皮
17、不能和主机的机壳地（CHASSIS GND）相连接，导致静电放电通道失去。2、 ESD器件R403，R404应该靠近连接器布局，值得注意。3、 5V电源供电走线尽量走40mils,过孔需要至少2个，滤波电容应该靠近连接器摆放。4、 USB GND脚GND通道狭窄，不利于信号的抗干扰以及信号的完整性，更不利于ESD效果。图13是小板ESD改善后的图片，通过导电铜皮让CHASSIS GND与信号GND充分接触，增大放电通道，测试结果通过。 图15 USB外接版PCB实物图5、 小板的布线图如下，从图中可以看出，USB差分对走线在打孔处间距发生变化，5V走线和GND都有欠妥，需要让USB GND充分
18、连接到机壳地（CHASSIS GND）上面。 图16 USB小板布线图 图17 USB连接器布局布线参考图下图是经过ESD整改接地以后改善的效果图，当然这一块我们也可以采取隔离或者屏蔽的方式来达到ESD的目的。 图18 小板ESD改善效果图5、USB Cable设计5.1 USB cable内部结构参考 PVC层外部金属编织网屏蔽（65%覆盖）内部镀铝PE包覆屏蔽USB LOW SPEED才需要 图19 USB cable结构参考图5.2 USB cable的制作标准参考 USB线材作为USB的外部连接部件，其质量的好坏也直接影响到了USB信号的质量，以及EMC的测试等等环节，一款好的USB线
19、材必须具备制作精良， 屏蔽性能好，衰减小等性能。以下为制作USB2.0线材的一些标准：1、电源以及GND线径不得小于28号线（28AWG），并且不做绞线处理。 2、USB2.0差分信号线线径不得小于28号线（28AWG），并且必须做绞线处理。 3、线材对电源造成的压降浮动不超过125mV. 4、线材的差动阻抗必须控制在90ohm+/-15%之内 5、线材延迟不能大于5.2ns/m,线材对信号的总延迟不能大于26ns。 6、外层屏蔽金属网密度必须大于65% 7、线材需要满足UL94V-0的防火认证。 8、线材直流电阻不能超过23.2ohm/100m。综上，在制作线材的时候，我们需要给供应商提供以
20、上的要求做相关测试，并提供相关的测试报告或者承认书给我司确认。5.3 USB 2.0cable制作检查表及相关参数介绍 根据5.2节的介绍以及如下表格的检查表，对后续公司的USB线材作具体的测试。按照USB2.0官方给出的数据，USB只要满足以下条件，理论上USB线材可以达到5m。针对供应商不同的线材，我们严格按照如下的检查表，灵活的设计出不同的长度。序号测量参数规格限制结论备注1特性阻抗差分阻抗90ohm+/-15%以内利用网络分析仪2衰减频率（Mhz）DB（max）使用网络分析仪测量，也可以参考EIA 364-101，以Open/Short量测法加以测量。0.0640.080.2560.1
21、10.5120.130.7720.151.0000.204.0000.398.0000.5712.0000.6724.0000.9548.0001.3596.0001.90200.0003.20400.0005.803延迟（delay）线材延迟不能大于5.2ns/m,线材对信号的总延迟不能大于26ns。TDR测量，500ps上升时间差分模式。USB线材长度理论上可达到5m。4延迟差（delay skew）100psTDR测量，500ps上升时间差分模式5电压降（DC Drop）125mV利用万用表或示波器测试6线材直流电阻23.2ohm/100m利用万用表测试 图20 USB2.0线材制作检查
22、表如下是针对检查表中delay skew给出的一些图解。 图21 propagation delay skew 图22 delay skew 时序示意图6、USB3.0展望USB 3.0 也被认为是Super Speed USB 为那些与PC或音频/高频设备相连接的各种设备提供了一个标准接口。从键盘到高吞吐量磁盘驱动器，各种器件都能够采用这种低成本接口进行平稳运行的即插即用连接，用户基本不用花太多心思在上面。新的USB 3.0在保持与USB 2.0的兼容性的同时，还提供了下面的几项增强功能： 极大提高了带宽高达5Gbps全双工（USB2.0则为480Mbps半双工） 实现了更好的电源管理 能够
23、使主机为器件提供更多的功率，从而实现USB充电电池、LED 照明和迷你风扇等应用。 能够使主机更快的识别器件 新的协议使得数据处理的效率更高 USB 3.0可以在存储器件所限定的存储速率下传输大容量文件（如HD电影）。例如，一个采用USB 3.0的闪存驱动器可以在15秒钟将1GB的数据转移到一个主机，而USB 2.0则需要43秒。 受到消费类电子器件不断增加的分辨率和存储性能需求的推动，希望通过宽带互联网连接能够实现更宽的媒体应用，因此，用户需要更快速的传输性能，以简化下载、存储以及对于多媒体的大量内容的共享。USB 3.0在为消费者提供其所需的简易连接性方面起到了至关重要的作用。 当用于消费
24、类器件时，USB 3.0将解决USB 2.0无法识别无电池器件的问题。主机能够通过USB 3.0缓慢降低电流，从而识别这些器件，如电池已经坏掉的手机。 图23 USB 3.0连接头6.1 USB3.0硬件设计注意事项 图24 USB3.0硬件拓扑图 如上图，USB3.0在保留原有的差分信号线基础上新增两对并行的高速差分信号线，实现高速传输的目的。而超高的传输速率使得EMI辐射更为严重，同时自身也更容易耦合共模噪音，因此对EMC设计和相关器件提出了更高的要求。 1、上述设计中分别在供电线路和GND上串联一颗磁珠，可以滤除设备内部耦合噪音，阻止噪音通过数据线向外辐射，差分线上采用共模电感可以有效抑
25、制共模噪音。 2、相比USB2.0，USB3.0最大供应电流达到900mA,根据标准，供电电压保持在+/-5%范围之内，接口电压范围在4.45V5.25V,因此从USB电源到连接器压降一般不能超过0.3V。 3、USB接口的ESD防护，需要专门的ESD器件对USB接口进行保护，上图是采用压敏电阻进行ESD防护的方案。USB3.0中的超告诉传输线要求保护器件有极低的电容量，一般需要0.5pF以下的电容量。 4、其他详细的设计可以参考网站www.usb.org 了解USB3.0具体规格和设计要求。7、USB OTG简介7.1 USB OTG概述 随着个人便携式电子产品的增长和嵌入式技术的飞速发展，
26、USB主机已不再局限于单纯的PC，可以是含有USB主控器的任何设备，如PDA、MP3播放器等。在USB2.O规范中也增加了USB嵌入式设备的标准On-The-Go(OTG)，它使外设可以在主机和设备之间相互切换，即当其连接至PC时，它是1个USB设备，而与其他USB设备相连接时，它便作为USB主机。 USBOTG是USB2.O版本的补充，并不是独立的标准，它保留了USB2.0的所有特点。OTG使2个USB外设在脱离PC的情况下可以直接通信。为了实现这种功能，在OTG中有一个新的概念双功能设备(DRD：Dual-RoleDevice)。1个DRD能满足下列特征： 具有一定的USB主机能力和提供1
27、个外设列表； 作为外设时能够实现全速操作(或高速操作)； 作为主控机时能支持全速操作(低速或高速) 支持主机协商协议(HNP)和会话请求协议(SRP)； 仅有1个微型AB连接端口； 能够向电源总线提供不小于8mA的电流。 要实现主机功能，主机必须存储大量的设备驱动程序，并且向电源总线提供一定的电流。对于嵌入式USB主机来说，提供大量的设备驱动程序是不现实的也没有必要，1个嵌入式USB主机只需支持部分特定设备，这些设备就是它的外设列表。在USB标准中，主机采用A型接口，称为A类设备(A-Device)；外设采用B型接口，称为B类设备(B-Device)。1个DRD既可以作为主机,也可以作为外设。
28、那么，当2个DRD互连时，哪个设备作为主机，为什么要作为主机?为了解决这两个问题，在OTG中提出了新的协议主机协商协议(HNP)。在OTG中还定义了一种新的接口微型AB插座(mini-ABreceptacle)以及微型A插头(mi-ni-Aplug)和微型B插头(mini-Bplug)。在微型AB插座、微型A插头和微型B插头中增加了1个引脚ID引脚，如图22所示。 图25 微型AB插座的结构在微型A插头中，ID引脚接地，在微型B插头中，ID引脚悬空。在OTG中，如果设备的ID引脚接地(即mini-A插头连接的设备，如图l右侧的设备)，则此设备默认为主机，否则为外设。同时，在设备连接使用过程中，
29、通过主机协商协议，允许主机和外设功能互换。例如，假设图1左边的B-Device为1个手持PDA，右边的A-Device为1个打印机。由于连接线的关系，打印机初始化为主机。但是打印机的驱动程序存在PDA中，这时需要PDA作为主机，打印机作为外设。通过HNP可以方便实现此功能，而不必拔下连接线调换插头方向，重新连接打印机和PDA。7.2 USB OTG接口定义 USB OTG接口大致分为两种，分别是A型Mini USB和B型Mini USB两种.其定义如下： 图26 Mini USB 引脚定义 7.3 USB OTG设计规范 USB OTG硬件设计是基于USB2.0的基础之上，是对USB2.0规范
30、的补充，其布局布线遵循前面的USB2.0的设计规则。8、USB 2.0设计Check listUSB2.0硬件设计主要是工程师在设计的过程中重点需要注意和检查的地方，为了保证产品的开发质量，设计的时候可以参考此文中的checklist,如有不同意见，可以沟通并讨论出一致意见。感谢大家对本文的批评和指正，感谢大家的多多支持！ 9、参考文献1、 high speed USB Platform Design Guidelines-Intel2、 USB 2.0 Specification&USB3.0 Specification3、 MG4906项目样机原理图以及PCB板。4、 Host_HS_test_tektronix41503 泰克USB测试开发软件 26 / 26