《2023年计算机组成原理第四版课后习题答案2.pdf》由会员分享，可在线阅读，更多相关《2023年计算机组成原理第四版课后习题答案2.pdf（35页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第一章1.比较数字计算机和模拟计算机的特点A解：模拟计算机的特点：数值由连续量来表达，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表达，运算按位进行。A两者重要区别见P1 表 1.1。2 .数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。A分类依据:专用和通用是根据计算机的效率、速度、价格、运营的经济性和适应性来划分的。通用机的分类依据重要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。3 .数字计算机有那些重要应用?A（略）4.冯.诺依曼型
2、计算机的重要设计思想是什么?它涉及哪些重要组成部分？A解:冯.诺依曼型计算机的重要设计思想是:存储程序和程序控制。A 存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序,按指令功能控制全机协调地完毕运算任务。重要组成部分有:控制器、运算器、存储器、输入设备、输出设备。5.什么是存储容量?什么是单元地址？什么是数据字？什么是指令字？解:存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、M B、GB来度量，存储容量越大，表达计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址:单元地址简称地址,在存储器中每个存储单元都有唯一的地址编号，称为
3、单元地A址。数据字：若某计算机字是运算操作的对象即代表要解决的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分,则称指令字。6.什么是指令？什么是程序？解：指令:计算机所执行的每一个基本的操作。A 程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。7 认 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据?M 解:一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的 信息即为数据信息。8 .什么是内存？什么是外存?什么是C P U?什么是适配器？简述其功能。皿 解：内存:一般由半导体存储器构成,装在底版上,可直接和C P U
4、互换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。外存：为了扩大存储容量，又不使成本有很大的提高,在计算机中还配备了存储容量更大的 磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。C P U:涉及运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。适配器：连接主机和外设的部件，起一个转换器的作用，以使主机和外设协调工作。9 .计算机的系统软件涉及哪几类？说明它们的用途。*解:系统软件涉及：(1)服务程序:诊断、排错等(2)语言程序：汇编、编译、解释等(3)操作系统(4)数据库管理系统用途：用来简化程序设计,
5、简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能“及用途。A1 0 .说明软件发展的演变过程。A(略)1 1 .现代计算机系统如何进行多级划分？这种分级观点对计算机设计会产生什么影响？M解：多级划分图见P 1 6 图 1.6。可分为：微程序设计级、一般机器级、操作系统级、汇编语言级和高级语言级。用这种分级的观点来设计计算机，对保证产生一个良好的系统结构是有很大帮助的。1 2 .为什么软件可以转化为硬件?硬件可以转化为软件？实现这种转化的媒介是什么?皿(略)13.”计算机应用 与“应用计算机 在概念上等价吗？用学科角度和计算机系统的层次结构来寿命你的观点。A(略)第二章1.写出下列各数
6、的原码、反码、补码、移码表达(用8 位二进制数)。其中M S B是最高位(又是符号位)L S B 是最低位。假如是小数，小数点在M S B 之后；假如是整数，小数点在1 8 之后。乂 1)-3 5/6 4 (2)2 3/1 2 8 (3)-1 2 7 (4)用小数表达一 1 (5)用整数表达一小解：(1)先把十进制数-35/6 4写成二进制小数：(-35/6 4)i o=(-1 0 0 0 1 1/1 0 0 0 0 00 )2=(-1 0 0 0 1 1 X 2-1 1 0)2=(-0.1 0 0 0 1 1)2令 x=-0.1 0 0 0 1 1 B x g=l.1 0 0 0 1 1 0
7、 (注意位数为 8 位)x 反=1.0 1 1 1 0 0 1L x 补=1.0 1 1 1 0 1 0 x 移=0.0 1 1 1 0 1 0(2)先把十进制数2 3/1 2 8 写成二进制小数:公(2 3/1 2 8)1 0 =(1 0 1 1 1 /1 0 0 0 0 0 00)2 =(1 0 1 1 I X 2-1 1 1 )2 =(0.0 0 0 1 0 1 1)2令 x=0.0 OOIOHBA x 原=0.0 0 0 1 0 1 1 x 反=0 .0 0 0 1 0 1 U x 补=0.0 0 0 1 0 1 1 x 移=1.0 0 0 1 0 1 1(3)先把十进制数一1 2 7
8、写成二进制小数:(-1 2 7)1 0=(-1 1 1 1 1 1 1)2 A x 原=1.1 1 1 1 1 1 1 x 补=1.0 0 0 0 0 0 1令 x=-1 1 1 1 1 1 1 B x 反=1.0 0 0 0 0 0 0卬 移=1.0 0 0 0 0 0 1(4)令 x=-L 0 0 0 0 0 0 B原码、反 码 无 法 表 达 x 补=1.0 0 0 0 0 0 0 x 移=0.0 0 0 0 00 0(5)令 Y=T=-0 0 0 0 0 0 1 B，Y原=1 0 0 0 0 0 0 1 Y补=1 1 1 1 1 1 1 1 Y反=1 1 1 1 1 H0 Y 移=0
9、1 1 1 1 1 1 12.设 XRM a o,a l,a 2 a 6 ,其中 a i 取。或 1,若要 x -0.5,求 a o,ai,a2,a 6 的取值。A解：a o=1,a i=0,a 2,a 6=l 1。3.有一个字长为32 位的浮点数，阶码1 0 位(涉 及 1 位阶符)，用移码表达;尾数2 2 位(涉及 1 位尾符)用补码表达，基数R=2。请写出：(1)最大数的二进制表达；2(A)最小数的二进制表达；(3)规格化数所能表达的数的范围;4(A)最接近于零的正规格化数与负规格化数。A 解：(1)A(2)(3)(4)4.将下列十进制数表达成浮点规格化数，阶码3 位，用补码表达；尾数9
10、 位,用补码表达。(1)27/64A(2 )-2 7 /64A解：(1)2 7/6 4=1 1 0 1 1 BX2e=0.0 1 1 0 1 1 B=0.1 1 0 1 1 B X 21浮点规格 化 数：1 1 1 1(2)-2 7/6 4=-1 1 0 1 I B X 2 6=-0.0 1 1 0 1 1 B=-0.1 1 0 1 1 B X 2-1浮点规格 化 数：1 1 1 15.已知X 和 Y,用变形补码计算X+Y,同时指出运算结果是否溢出。(1)X=0.1 1 011 Y=0.0 0 011(2)X=0.1 1 0 11 Y=-0.10101A(3)X=-0.10 110 Y=-0.
11、0 0 0 0 1A解：(1 )先写出x 和 y的变形补码再计算它们的和x 补=00.110 11 y 补=0 0.0 0011.*x+y：=x 补+y 补=0 0.1101 1+00.0 0 0 1 1 =0.1 1 11(U x+y =O.1111B 无溢出。4(2)先写出x 和 y 的变形补码再计算它们的和x 补=0 0.110 11 y 4=H.0 1 011x+y 补=x 补+y 补=0 0.110 1 1 +11.0 1011=00.0 0 110 x +y=0.0 0 1 1 B 无溢出。(3)先写出x 和 y的变形补码再计算它们的和A x#=1 1 .01010 y 补=11.
12、11111A x+y#=x#+y|-=l 1.0 1010+1 1.11 111=11.010 0 Ux+y=-0.1011 1 B 无溢出6.已知X 和Y,用变形补码计算X Y,同时指出运算结果是否溢出(1)X=0.1101 1 Y=-0.I l l 1 1A(2)X=0.10 111 Y=0.11011X=0.1 1011 丫=-0.10 0113解：(1 )先写出x 和 y的变形补码，再计算它们的差x 补=00.11 0 1 1 y 补=11.0 0 001 y 补=00.1 1 11 Mx-y 补=x 补+-y 补=00.1101 1+00.1111 1 =0 1 .1101 0:运算
13、结果双符号不相等.为正溢出A X-Y=+l.1 101 BA(2)先写出x 和 y的变形补码，再计算它们的差A Lx 补=00.1 0 1 1 1 丫 补=0 0.11011-y 补=1 1.0010 1 A x-y#=00.1 0 1 1 1+1 1.0 01 0 1=1 1 .11100A x-y=-0.00IB 无溢出3(皿)先写出x 和 y的变形补码，再计算它们的差Ax 补=00.110 1 1 y 补=1 1.0 1 1 01 y 补=00.10011x-y 补=x 补+-y 补=00.110 1 1+00.100 1 1=01.0 1 1 1 0 .运算结果双符号不相等为正溢出 X
14、-Y=+l.0 11 I B7.用原码阵列乘法器、补码阵列乘法器分别计算X X Y。(l)X=0.1101 1 Y=-0.11111A(2)X=-0.1 1 1 1 1 Y=-0.1101 1A 解：(1)用原码阵列乘法器计算：A x 补=0.11011 y 补=1.0 0 0 0 1(0)1 1 0 1 1X)(1)0 0 0 0 1-A(0)1 1 0 11(0)00000A (0)0 0 0 0 0 A(0)00 0 0 O(0)0 0 0 0 O(0)(1)(1)(0)(1)(1)A-(1)0 0 1 0 1 1 1 0 1 1 A 4 x X y /.x X y =-0.8.用原码阵
15、列除法器计算X+Y。(1)X=0.110 0 0 Y=-0.11 1112(a)X=-0.0 1 0 11 Y=0.11001解：(1)|原=以补=0.1 1 0 00 I y 门补=1.0 0 0 0 U被除数X 0.1100 0+卜 I y 门补 1.00001A余数为负 1 .1 1 001 fq 0=0左移 1.1 0010+|y|-0.11111A-A余数为正 0.1000 1 fq l=h 左移 1.00010 A+l y|补1.0 0 0 0 1-A 余数为正 0.0 0 0 11 q 2=1左移 0.0 0 110+-|y 补 1.0 0 001余数为负1.00111 fq3=
16、0左移 0.011 1 0+I y 门 补 0.111 1 1余数为负 L 0 110 1 f q4=O+|y 补 0.1 1 1 11左移 0.110 1 0余数为负1.11001 fq 5=0+I y|补 0.11 1 1U余数 0.1 1 0 00故 x+y 原=1.1 1 00 0 即 x 4-y=-0.11 0 00 BA 余数为 0.11 0 00BX 2419.设阶为5 位(涉及2 位阶符)，尾数为8 位(涉及2 位数符)，阶码、尾数均用补码表达，完毕下列取值的X+Y,XY运算:M l)X=2-UXO.100 101 Y=2 0 1 0X(-0.011110)A(2)X=2-1
17、0 1X(-0.0101 10)Y=2-1 0 0 X(0.0 10110)A解：(1 )将 y 规格化得：y=2-“X(-0.1 1 1 1 00)x=l 101,00.1 0 01 0 1 y浮=11 0 1,1 1.0 0 01 0 0-y浮=11 0 1,0 0.1 1 1 1 0 0a 对 阶A AElb=Exlb+-Ey H=11 0 1+0011=0000 Ex=Ey 尾 数 相 加A 相加 相减00.1 0 0101 0 0.1 00101+11.0 0 0 1 0 0+00.1 1110 0A-11.1 0100 1x+y浮=110 1,1 1.10 1 001o-100/.
18、x+y=2 X(-0.101 1 10)01.1 0 00 0 1左规 x+y 浮=1100,11.0 100 1 0A xy浮=1101,01.1 0 0 0 0 1 右 规x-y浮=1110,0 0.110 0 001舍入解 决 得 x-y浮=11 1 0,00.1 1 000 1x-y=2 10 X0.1 1 000 1A(2)x浮=1011,11.1 01 0 10 y 浮=1 1 00,00.0101 1 0 -y 浮=1100,11 .101010 对 阶A E 补=Ex补+-Ey补=10 1 1+01 0 0=11 1 1A E=-1 x浮=11 0 0,1 1.1 1 0101
19、(0)尾数相加相加 相减11.11 0 101(0)11.110 10 1(0)A +0 0.01 0 1 1 0+11.1 0 1010A00.0 0 101 1 (0)1 1.011 1 11(0)A x+y 浮=11 0 0,00.001 0 1 1 (0)左 规x+y浮=10 1 0,00.1011000-110 x+y=2 XO.101 1 B rC-100 x y浮=1100,11.01 1 11 1 (0)A.x-y=2 X(-0.100 0 01B)1 3.某加法器进位链小组信号为C4c 3c 2 C1,低位来的信号为Co ,请分别按下述两种方式写出C4c 3 C 2 c l
20、的逻辑表达式。(1)串行进位方式(2)并行进位方式A解：(1)串行进位方式:A Ci =G i +Pi Co 其中：G i =A i Bi ,Pi =A i BiC2 =G 2 +P2 Cl G 2 =A 2 B 2 ,P2 =A 2 B 2 A C 3=G 3+P3 c 2 G3=A 3 B3,P3=A 3 B3Cl =G 4+P 4 C3 G 4=A 4 B 4,P4=A d B 1(2)并行进位方式：A Ci =G i +Pi Co A C2 =G 2 +P2 G i +P2 P1 COA C3=G 3+P3 G 2 +P 3 P 2 G 1 +P 3 P2 Pl CoC4=G 4+P4
21、 G 3+P4 P3 G 2 +1,4 P3 P2 G l +P4 P3 P2 Pl O 其中G 1-G 4,P 1-P 4表达式与串行进位方式相同。1 4.某机字长1 6 位，使用四片7 41 8 1组成AL U,设最低位序标注为0 位，规定：(1)写出第5 位的进位信号C 6的逻辑表达式；A(2)估算产生C6所需的最长时间；(3)估算最长的求和时间。A解：(1)组成最低四位的7418 1进位输出为：C，t=G+P Co ,Co 为向第0 位的进位A其中：G=y 3+x 3y 2+x 2 x 3y i+x i x 2 x 3y o,P=x o x i x 2 x a 所 以:Cs=y 4+x
22、 4C4C6=y 5+x 5C5=y 5+X 5y 4+x 5 X 4C 4(2)设标准门延迟时间为T,与或非”门延迟时间为1 .5 T,则进位信号C。由最低位传送至 C6需经一个反相器,两级 与或非 门，故产生C6的最长延迟时间为：T+2 X 1.5T=4T(3)最长求和时间应从施加操作数到A LU 算起：第一片7 4 181有 3 级 与或非 门(产生控制参数x o,y。+4),第二、第三片74 181共 2 级反相器和2 级”与或非 门(进位链)，第四片74 1 8 1求和逻辑(1级”与或非门和1级半加器，其延迟时间为3 T),故总的加法时间为：T=3X 1.5T +2 T+2 X 1.
23、5T+1.5T+1 .5T+3T=14T1 7.设A,B,C 是三个1 6 位的通用寄存器,请设计一个1 6 位定点补码运算器,能实现下述功能:（1）A+B-AA（2）B X C-A,C（高位积在寄存器A中）A（3）A+B fC（商在寄存器C中）A解:设计能完毕加、减、乘、除运算的1 6 位定点补码运算器框图。A 分析各寄存器作用：加 减 乘 除A 被加数一和 同左 初始为0 被除数一余数部分积一乘积（H）除数 B 加数 同左 被乘数AC 乘数一乘积（L）商3,A:累加器（1 6 位），具有输入、输出、累加功能及双向移位功能；A B:数据寄存器（1 6 位），具有输入、输出功能；A C:乘商寄
24、存器（1 6 位），具有输入、输出功能及双向移位功能。M画出框图：第三章1.有一个具有2 0 位地址和3 2 位字长的存储器，问：A（1）该存储器能存储多少个字节的信息?2（A）假如存储器由5 1 2 K x8 位 S R A M芯片组成，需要多少芯片?3（A）需要多少位地址作芯片选择？岫解：（1）；2 2 0=1 M,该存储器能存储的信息为：1 M X 3 2/8=4 M B*（1 0 0 0 /5 1 2 ）X（3 2/8）=8（片）公 （3 ）需要1 位地址作为芯片选择。2.已知某6 4 位机主存采用半导体存储器，其地址码为2 6 位,若使用2 5 6 K x i 6 位的D RAM芯片
25、组成该机所允许的最大主存空间,并选用模块板结构形式，问：(1 )每个模块板为1 0 2 4 K x 6 4 位，共需几个模块板？2(4 个模块板内共有多少D R A M 芯片？(3)主存共需多少D RAM 芯片？C PU如何选择各模块板？岫解：(1).共需模块板数为m：m=22 6 4-22 0=6 4 (块)(2).每个模块板内有D RAM 芯片数为n：n=(22 0/21 8)X (6 4 /1 6)=1 6 (片)A(3)主存共需 D RAM 芯片为：1 6 X 6 4 =1 02 4 (片)每个模块板有1 6 片D R A M 芯片，容量为1 0 2 4 K x 6 4 位，需 2 0
26、 根地址线(A1 9 A0)完毕模块板内存储单元寻址。一共有6 4 块模块板，采用6 根高位地址线(A2 5 A2 0),通过公6:6 4译码器译码产生片选信号对各模块板进行选择。3.用 1 6 K x 8 位的D RAM 芯片组成6 4 K X 3 2 位存储器，规定：(1)画出该存储器的组成逻辑框图。(2)设存储器读/写周期为0.5 u S,C PU在 1 U S 内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少？对所有存储单元刷新一遍所需的实际刷新时间是多少？岫解：(1)组成6 4 K x 3 2 位存储器需存储芯片数为A N=(6 4 K/1 6 K)X(3
27、 2 位/8位)=1 6 (片)每 4片组成1 6 K X 3 2 位的存储区，有 A1 3-Ao 作为片内地址，用A 1 5 A r经 2:4 译码器产生片 选 信 号 函?一 画，逻辑框图如下所示:(2)依题意，采用异步刷新方式较合理，可满足C PU在 l u S 内至少访问内存一次的规定。A设 1 6 K x 8 位存储芯片的阵列结构为1 2 8 行X 1 2 8 歹山按行刷新,刷新周期T=2 m s,则异步刷新的间隔时间为:2ms国=15.5（klS）则两次刷新的最大时间间隔发生的示意图如下REF|IREFI IREF*15.5WS 玉 15.5US可见，两次刷新的最大时间间隔为t m
28、 a xt m a x=1 5.5-0 .5 =1 5(US)A 对所有存储单元刷新一遍所需时间为t Rt R=0.5 X 1 2 8=6 4 (u S)7.某机器中，已知配有一个地址空间为0 0 0 OH-3 F F F H 的R O M 区域。现在再用一个RAM 芯片(8K X 8)形成4 0 K X 1 6 位的R A M区域，起始地址为6 0 0 0 H,假定RAM 芯 片 有 无 和 丽 信 号控制端。C PU的地址总线为A1 5 A0,数据总线为D 1 5-D 0,控制信号为R/谛(读/写)，M R E Q(访存)，规定：(1)画出地址译码方案。(2)将 ROM 与R A M 同C
29、 P U 连接。A解：(1)依题意，主存地址空间分布如右图所示，可选用2 片 2 7 1 2 8(1 6 1(乂8 位)的 E PROM作为AROM区；1 0片的8KX8位R A M片组成4 0Kx 16位的RAM区。2 7128需1 4位片内地址,而RAM需13位A片内地址,故可用A 1 5-A 1 3三位高地址经译码产生片选信号,方案如下:0000H3FFFH4000H5FFFH6000HFFFFH16K xi6 位R O M8 K x i6 位留空4 0 K x i6 位R A MCS(ROM)丫3-丫7每条线与门NC 控制 8 K x i6 的 RAM(2)丫 7二(见宙)8.存储器容
30、量为6 4 M,字长6 4 位,模块数m =8,分别用顺序方式和交叉方式进行组织。存储周期T=100ns,数据总线宽度为6 4 位，总线周期T=10n s.问顺序存储器和交叉存储器的带宽各是多少？解:信息总量：q=6 4 位 X8=512位顺序存储器和交叉存储器读出8 个字的时间分别是:*t2=m T=8 X 1 00 ns=8X 10-7(s)&t i=T+(m -1)1=100+7X 1 0=1.7 X10-7(S)A 顺序存储器带宽是：A W2=q/t2=5 1 2 4-(8 X 1 0 )=64 X 1 0 7(位/S)A交叉存储器带宽是:A 阳=q/t i=512(1.7 X 1 0
31、-7)=3 0 1 X 107(R/S)9.CPU执行一段程序时，c a ch e完毕存取的次数为24 2 0 次，主存完毕存取的次数为80次，已知c ache存储周期为4 0 n s,主存存储周期为240 n s，求 c a c h e/主存系统的效率和平均访问时间。岫解:先求命中率hh=nc/(nc+nm )=24 2 04-(2420+80)=0.9 6 8则平均访问时间为t ata=O.9 6 8X4 0+(1-0.9 6 8)X 240=46.4(ns)r=2 404-4 0=6c a c h e/主存系统的效率为e&e=l/r+(l-r)X 0.968=8 6.2%1 0.已知Ca
32、che存储周期4 On s,主存存储周期2 0 Ons,Cac h e/主存系统平均访问时间为50ns,求 C a che的命中率是多少？解：ta=tcX h+tr X d-h)A h=(ta-tr)/(tc-tr)=(50-2 0 0)/(40-200)=15/1 6=0.9411.主存容量为4MB,虚存容量为1GB,则虚存地址和物理地址各为多少位？如页面大小为4KB,则页表长度是多少?a解：已知主存容量为4 M B,虚存容量为1G BV 2?2=4M .物理地址为2 2 位30又 2=1G 虚拟地址为3 0 位页表长度为 1G B+4K B=2 3 0+212=2 1 8=256K14.假
33、设主存只有a,b,c 三个页框，组成a 进 c 出的F I F O 队列，进程访问页面的序列是0,1,2.4,2,3,0,2,1.3,2 号。用列表法求采用L R U 替换策略时的命中率。仙解：页面访问序列01242302132LRUA01242302132B0124230213C011423021命中命中命中2n=27.3%.,.命中率为A 111 5.从下列有关存储器的描述中，选择出对的的答案：A A.多体交叉存储重要解决扩充容量问题；B.访问存储器的请求是由C P U 发出的；A c.C ach e与主存统一编址,即主存空间的某一部分属于C ach e；A D.C ach e 的功能全由
34、硬件实现。3解：D16.从下列有关存储器的描述中，选择出对的的答案：A.在虚拟存储器中，外存和主存一相同的方式工作，因此允许程序员用比主存空间大得A多的外存空间编程；B.在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的,仅在页面失效时才由操A 作系统将被访问页面从外存调到内存,必要时还要先把被淘汰的页面内容写入外存;A C.存储保护的目的是：在多用户环境中，既要防止一个用户程序犯错而破坏系统软件或其他用户程序,又要防止一个用户访问不是分派给他的主存区，以达成数据安全和保密的规定。A解：C第四章1.A S C I I码 是7位，假如设计主存单元字长为3 2位，指令字长为1 2位，是否合理？为
35、什么？皿解:指令字长设计为1 2位不是很合理。主存单元字长为3 2位,一个存储单元可存放4个A S C I I 码，余 下4位可作为A S C I I码的校验位（每个A S C I I码带一位校验位），这样设计还是合理的。a但是，设计指令字长为1 2位就不合理了，1 2位的指令码存放在字长3 2位的主存单元中，A 导致1 9位不能用而浪费了存储空间。取.假设某计算机指令长度为2 0位,具有双操作数、单操作数、无操作数三类指令形式,每个操作数地址规定用6位表达。问：若操作码字段固定为8位,现已设计出m条双操作数指令,n条无操作数指令，在此情况下,这台计算机最多可以设计出多少条单操作数指令？站解:
36、这台计算机最多可以设计出2 5 6-m-n条单操作数指令3.指令格式结构如下所示，试分析指令格式及寻址方式特点。15 10 7 4 3 0OP目标寄存器源寄存器方式特点如下：单字长二地址指令；操 作 码0 P可指定2邑6 4条指令；A R R型指令，两个操作数均在寄存器中，源和目的都是通用寄存器（可分别指定1 6个寄存器 之一）；这种指令格式常用于算术逻辑类指令。4.指令格式结构如下所示,试分析指令格式及寻址方式特点。15 10 7 4 3 0OP源寄存器变址寄存器偏 彳 侈量（16位）解：指令格式及寻址方式特点如下：A 双字长二地址指令；操作码0 P 可指定2 邑6 4条指令；A R S型指
37、令,两个操作数一个在寄存器中（1 6个寄存器之一），另一个在存储器中；有效地址通过变址求得:E=（变址寄存器）土 D,变址寄存器可有1 6个。5.指令格式结构如下所示，试分析指令格式及寻址方式特点。15 12 11 9 8 6 5 3 2 00P寻址方式1寄存器寻 蛙 式1寄 神L_源地址 山 目的地址解：指令格式及寻址方式特点如下：单字长二地址指令；操作码0P可指定2 4=1 6 条指令；有 8个通用寄存器，支持8 种寻址方式；可以是RR型指令、S S 型指令、R S 型指令、6.一种单地址指令格式如下所示，其中I 为间接特性，X 为寻址模式，D为形式地址。I,X.D组成该指令的操作数有效地
38、址E。设 R 为变址寄存器，R1为基值寄存器，P C 为程序计数器,请在下表中第一列位置填入适当的寻址方式名称。0PIXD，址方式名除1X盯放地址E)0E-D31E-+D1011E=(Ri+D1onL01E-S 1=H+D+E -C=H+D+(E+F)y8.某机有8 条微指令Il-I 8 ,每条微指令所包含的微命令控制信号如下表所示。微命令信号德指令jli5/ykVZIjVZMMMy7kZI?It7Za-j 分别相应1 0 种不同性质的微命令信号。假设一条微指令的控制字段为8 位,请安排微指令的控制字段格式。岫解:经分析，（e,f ,h）和（b,i,j ）可分别组成两个小组或两个字段,然后进行
39、译码，可得六个A微命令信号，剩下的a,c,d,g 四个微命令信号可进行直接控制,其整个控制字段组成如-e f h -b i j a c d g译码 译码微指令控制字段：07 06 05 04 03 02 01 00下:01:e10：f11：h01:b10：i11：JAA l l.已知某机采用微程序控制方式，其控制存储器容量为5 1 2 X 4 8（位）。微程序可在整个控制存储器中实现转移,可控制微程序转移的条件共4 个,微指令采用水平型格式,后继微A指令地址采用断定方式。请问:A（1）微指令中的三个字段分别应为多少位？（2）画出围绕这种微指令格式的微程序控制器逻辑框图。A 解：（1）假设判别测
40、试字段中每一位作为一个判别标志,那么由于有4 个转移条件，故该字段为4 位；又由于控存容量为5 1 2 单元,所以下地址字段为9 位，。微命令字段则是：A（4 8-4-9）=3 5 位。（2）相应上述微指令格式的微程序控制器逻辑框图如下图所示。其中微地址寄存器相应下地址A字,P 字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的0P 码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）。1 2.今有4 级流水线分别完毕取值、指令译
41、码并取数、运算、送结果四步操作，今假设完毕各步操作的时间依次为1 0 0 n s,1 0 0 n s,8 0 n s,5 O n s。A 请问：（1）流水线的操作周期应设计为多少？（2）若相邻两条指令发生数据相关，并且在硬件上不采用措施，那么第二条指令要A推迟多少时间进行。A（3）假如在硬件设计上加以改善，至少需推迟多少时间?A解X（1）流水线的操作时钟周期t 应按四步操作中最长时间来考虑，所以t=1 0 0 n s；（2）两条指令发生数据相关冲突情况：AA D D R 1,R 2,R 3 ；R 2+R 3-R USU B R 4,R 1,R 5;R 1-R 5-R 4两条指令在流水线中执行情
42、况如下表所示:A D D 指令在时钟4时才将结果写入寄存器R I 中，但 S L B 指令在时钟3 时就需读寄存器R 1 了,、时钟舲、1234567A D DI FI DE XWBS U BI FI DE XWB不采取措施I FI DE XWB采取措施I FI DE XWB显然发生数据相关,不能读到所需数据，只能等待。假如硬件上不采用措施，第 2 条指令S U B 至少应推迟 2 个操作时钟周期，即 t=2 X1 0 0 n s=2 0 0 n s;（3）假如硬件上加以改善（采用旁路技术），这样只需推迟1 个操作时钟周期就能得到所需数据即 t=1 0 0 n s 1 5.用定量描述法证明流水
43、计算机比非流水计算机具有更高的吞吐率。解：衡量并行解决器性能的一个有效参数是数据带宽（最大吞吐量），它定义为单位时间内可以产生A 的最大运算结果个数。A 设 P 1 是有总延时T 1 的非流水解决器,故其带宽为1/T 1 O 又设P m 是相称于P l m段流水解决器延迟时 间 T r,故 P m 的带宽为1 /（T c+T r）。假如P m 是将P i划提成相同延迟的若干段形成的，则 T 1 4m T c 因此 P 1 的带宽接近于1/m Tc,由此可见，当m Tc Tc+T r 满足时，Pm 比P 1具有更大的带宽。16.流水线中有三类数据相关冲突：写后读(R A W)相关;读后写(WA
44、R)相关;写后写A(WA W)相关。判断以下三组指令各存在哪种类型的数据相关。(1)I 1 L A D RI,A ;M(A)f R l ,M (A)是存储器单元A I 2 A DD R2,R 1：(R2)+(R I)-R 2(2)13 A DD R3,R4;(R3)+(R4)f R%I 4 M UL R4,R5；(R4)X(R 5)-*R4(3)15 L A D R6,B ；M(B)f R 6,M (B)是存储器单元A 16 M UL R6,R7 ;(R6)X(R7 )f R g解：(1)写后读(R A W)相关；(2)读后写(WA R)相关，但不会引起相关冲突;A(3)写后读(RA W)相关
45、、写后写(WA W)相关17.参考教科书图5.4 2 所示的超标量流水线结构模型,现有如下6 条指令序列：Il L A D RI,B;M(B)-R1,M(B)是存储器单元12 SUB R2,RI;(R2)-(RI)-*R2A 13 M UL R3,R4;(R3)X(R4)-R3A14 A DD R4,R5;(R4)+(R5)-R4A 15 L A D R6,A;M(A)-R6,M(A)是存储器单寿 16 A DD R6,R 7；(R6)+(R7)f R 佻请画出：(1)按序发射按序完毕各段推动情况图。4(2)按序发射按序完毕的流水线时空图。解：译码段执行段写回段出忤 中11 122121131
46、3 141211415 1612 14135161514131261516 14137151613148同1591610 岫12345678910时钟11FDEW12FDEEW13FDEEEW14FDEEW15FDEW16FDEEW第六章1.比较单总线、双总线、三总线结构的性能特点。如.用异步通信方式传送字符 A 和 8 ,数据有7 位，偶校验1 位。起始位1位，停止位1位，请分别画出波形图。A 解：字符 A 的 A SC II 码为 41H=10 0 0 0 0 1 B；A 字符 8 的 A SC I I 码为 38 H=0 1 1 10 0 0B;A串行传送波形图为：B 10 0 0 0
47、0 1C SB 0 0 0 1 1 h.0 C 6 空闲位I 1 I I I I-“A ”-8 ”-d注：B：起始位C：校验位S：停止位8 .同步通信之所以比异步通信具有较高的传输频率,是由于同步通信A.不需要应答信号；A B.总线长度较短；C.用一个公共时钟信号进行同步；A D.各部件存取时间比较接近。解：C9.在集中式总线仲裁中，方式响应时间最快 方式对 最敏感。AA.菊花链方式B.独立请求方式C.电路故障D.计数器定期查询方式解：B A C1 0.采月串行接口进行7位ASCII码传送,带有1位奇校验位,1位起始位和1位停止位,当传输率为9600波特时，字 符 传 送 速 率 为。AA.9
48、60 B.8 73.C.1 3 7 2 D.480解：A1 1.系统总线中地址线的功能是 A.选择主存单元地址A B.选择进行信息传 输 的 设 答C.选择外存地址D.指定主存和1/0设备接口电路的地址解：D1 2.系 统 总 线 中 控 制 器 的 功 能 是。A A.提供主存、I/O接口设备的控制信号和响应信号B.提供数据信息C.提供时序信号A D.提供主存、I/O接口设备的响应信号A解：D1 4.PCI是 一 个 与 解 决 器 无 关 的,它采用时序协议和 式仲裁策略,并具有一能力。M.集 中B.自动配置C.同 步D.高速外围总线A解:D CAB1 5.PCI总线的基本传输机制是 传送
49、。运用 可以实现总线间的 传送，使所有的存取都按CPU的需要出现在总线上。PCI允许 总线工作。*A.桥B.猝 发 式C.并行D.多 条E.猝发式解：B A C D E17.PC I总线中三种桥的名称是什么？桥的功能是什么?MW：PC I总线有三种桥,即H OST/PC I桥(简称H OST桥)，PC I/PC I桥和PC I/L A GA C Y桥。A 在 PC I总线体系结构中，桥起着重要作用：&(1)接两条总线,使总线间互相通信；(2)是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上,从而使系统中任意一个总线主设备都能看到同样的一份地址表。A(3)运用桥可以实现总
50、线间的卒发式传送。19 .总线的一次信息传送过程大体分哪几个阶段？若采用同步定期协议,请画出读数据的同步时序图.A解：分五个阶段:请求总线、总线仲裁、寻址(目的地址)、信息传送、状态返回(错误报告)。读数据的同步时序图为：总统时钟jm r u r启动信号一I I-读命令一*-地址线 地址”-数据线-认可-1 I-山2 0.某总线在一个总线周期中并行传送 8 个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为7 0 M HZ ,求总线带宽是多少？解：设总线带宽用D r 表达，总线时钟周期用T =1/f 表达，一个总线周期传送的数据量用D 表达,A 根据定义可得：D r =T /D