《第八章-集成电路的测试与可测性设计课件.ppt》由会员分享，可在线阅读，更多相关《第八章-集成电路的测试与可测性设计课件.ppt（53页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第一部分 第一部分 理论课 理论课第一章 第一章 绪言 绪言 1 1 1 1 集成电路的发展 集成电路的发展 1 1 2 2 集成电路分类 集成电路分类 1 1 3 3 集成电路设计 集成电路设计第二章 第二章 MOS MOS晶体管 晶体管 2 2 1 MOS 1 MOS晶体管结构 晶体管结构 2 2 2 MOS 2 MOS晶体管工作原理 晶体管工作原理 2 2 3 MOS 3 MOS晶体管的电流电压关系 晶体管的电流电压关系 2 2 4 MOS 4 MOS晶体管主要特性参数 晶体管主要特性参数 2 2 5 MOS 5 MOS晶体管的 晶体管的SPICE SPICE模型 模型第三章 第三章 M
2、OS MOS管反相器 管反相器 3 3 1 1 引言 引言 3 3 2 NMOS 2 NMOS管反相器 管反相器 3 3 3 CMOS 3 CMOS反相器 反相器 3 3 4 4 动态反相器 动态反相器 3 3 5 5 延迟 延迟 3 3 6 6 功耗 功耗第四章 第四章 半导体集成电路基本加工工艺与设计规则 半导体集成电路基本加工工艺与设计规则 4.1 4.1 引言 引言 4.2 4.2 集成电路基本加工工艺 集成电路基本加工工艺 4.3 CMOS 4.3 CMOS工艺流程 工艺流程 4.4 4.4 设计规则 设计规则 4.5 CMOS 4.5 CMOS反相器的闩锁效应 反相器的闩锁效应 4
3、.6 4.6 版图设计 版图设计第五章 第五章 MOS MOS管数字集成电路基本逻辑单元设计 管数字集成电路基本逻辑单元设计 5.1 NMOS 5.1 NMOS管逻辑电路 管逻辑电路 5.2 5.2 静态 静态CMOS CMOS逻辑电路 逻辑电路 5.3 MOS 5.3 MOS管改进型逻辑电路 管改进型逻辑电路 5.4 MOS 5.4 MOS管传输逻辑电路 管传输逻辑电路 5.5 5.5 触发器 触发器 5.6 5.6 移位寄存器 移位寄存器 5.7 5.7 输入输出（输入输出（I/O I/O）单元）单元第六章 第六章 MOS MOS管数字集成电路子系统设计 管数字集成电路子系统设计 6.1
4、6.1 引言 引言 6.2 6.2 加法器 加法器 6.3 6.3 乘法器 乘法器 6.4 6.4 存储器 存储器 6.5 PLA 6.5 PLA第七章 第七章 MOS MOS管模拟集成电路设计基础 管模拟集成电路设计基础 7.1 7.1 引言 引言 7.2 MOS 7.2 MOS管模拟集成电路中的基本元器件 管模拟集成电路中的基本元器件 7.3 MOS 7.3 MOS模拟集成电路基本单元 模拟集成电路基本单元 7.4 MOS 7.4 MOS管模拟集成电路版图设计 管模拟集成电路版图设计第八章 第八章 集成电路的测试与可测性设计 集成电路的测试与可测性设计 8.1 8.1 引言 引言 8.2
5、8.2 模拟集成电路测试 模拟集成电路测试 8.3 8.3 数字集成电路测试 数字集成电路测试 8.4 8.4 数字集成电路的可测性测试 数字集成电路的可测性测试第二部分 第二部分 实验课 实验课 1 1、数字集成电路、数字集成电路（1 1）不同负载反相器的仿真比较；）不同负载反相器的仿真比较；（2 2）静态）静态CMOS CMOS逻辑门电路仿真分析；逻辑门电路仿真分析；（3 3）设计）设计CMOS CMOS反相器版图；反相器版图；（4 4）设计）设计D D触发器及其版图；触发器及其版图；（5 5）设计模）设计模16 16的计数器及其版图（可选）。的计数器及其版图（可选）。2 2、模拟集成电路
6、、模拟集成电路 设计一个 设计一个MOS MOS放大电路（可选）放大电路（可选）。章次 章次 题目 题目教学时 教学时数 数第一章 第一章 绪言 绪言 2 2学时 学时第二章 第二章 MOS MOS晶体管 晶体管 4 4学时 学时第三章 第三章 MOS MOS管反相器 管反相器 6 6学时 学时第四章 第四章 半导体集成电路基本加工工艺与设计规则 半导体集成电路基本加工工艺与设计规则 6 6学时 学时第五章 第五章 MOS MOS管数字集成电路基本逻辑单元设计 管数字集成电路基本逻辑单元设计 4 4学时 学时第六章 第六章 MOS MOS管数字集成电路子系统设计 管数字集成电路子系统设计 4
7、4学时 学时第七章 第七章 MOS MOS管模拟集成电路设计基础 管模拟集成电路设计基础 6 6学时 学时第八章 第八章 集成电路的测试与可测性设计 集成电路的测试与可测性设计 4 4学时 学时总计 总计 36 36学时 学时教学进度表参考文献参考文献1 1 王志功，景为平，孙玲 王志功，景为平，孙玲.集成电路设计技术与工具 集成电路设计技术与工具.南京：南京：东南大学出版社，东南大学出版社，2007 2007年 年7 7月（国家级规划教材）月（国家级规划教材）.2 2（美）（美）R.Jacob R.Jacob Baker,Harry W.Li,David E.Boyce.Baker,Harr
8、y W.Li,David E.Boyce.CMOS Circuit Design,Layout and Simulation.CMOS Circuit Design,Layout and Simulation.北京：北京：机械工业出版社，机械工业出版社，2006.2006.3 3 陈中建主译 陈中建主译.CMOS.CMOS电路设计、布局与仿真 电路设计、布局与仿真.北京：机械工 北京：机械工 业出版社，业出版社，2006.2006.4 4（美）（美）Wayne Wolf.Modern VLSI Design System on Wayne Wolf.Modern VLSI Design Sys
9、tem on Silicon.Silicon.北京：科学出版社，北京：科学出版社，2002.2002.5 5 朱正涌 朱正涌.半导体集成电路 半导体集成电路.北京：清华大学出版社，北京：清华大学出版社，2001.2001.6 6 王志功，沈永朝 王志功，沈永朝.集成电路设计基础 集成电路设计基础 电子工业出版 电子工业出版 社，社，2004 2004年 年5 5月（月（21 21世纪高等学校电子信息类教材）世纪高等学校电子信息类教材）.测试的意义 测试的意义 测 测试 试的 的意 意义 义在 在于 于可 可以 以直 直观 观地 地检 检查 查设 设计 计的 的具 具体 体电 电路 路是 是否
10、否能 能像 像设 设计 计者 者要 要求 求的 的那 那样 样正 正确 确的 的工 工作 作。测 测试 试的 的另 另一 一个 个目 目的 的是 是希 希望 望通 通过 过测 测试 试确 确定 定电 电路 路失 失效 效的 的原 原因 因以 以及 及失 失效 效所 所发 发生 生的 的具 具体 体部 部位 位，以 以便 便改 改进 进设 设计 计和 和修 修正 正错 错误 误。集 集成 成电 电路 路是 是一 一种 种复 复杂 杂的 的功 功能 能器 器件 件，在 在开 开发 发和 和生 生产 产过 过程 程中 中出 出现 现一 一些 些错 错误 误和 和缺 缺陷 陷是 是不 不可 可避 避免
11、 免的 的。测 测试 试的 的主 主要 要目 目的 的就 就是 是在 在生 生产 产中 中将 将合 合格 格的 的芯 芯片 片与 与不 不合 合格 格的 的芯 芯片 片区 区分 分开 开，保 保证 证产 产品 品的 的质 质量 量与 与可 可靠 靠性 性。此 此外 外需 需要 要通 通过 过测 测试 试对 对产 产品 品的质量与可靠性加以监控。的质量与可靠性加以监控。第八章 集成电路可测性设计8.1 引言 传传统统的的数数字字电电路路（芯芯片片、电电路路板板及及系系统统）的的逻逻辑辑设设计计与与测测试试是是分分开开进进行行的的，即即先先设设计计，后后测测试试，设设计计阶阶段不考虑测试问题。段不
12、考虑测试问题。然然而而，随随着着数数字字电电路路的的日日益益复复杂杂，特特别别是是VLSIVLSI电电路路密密度度的的日日益益增增加加，数数字字电电路路的的测测试试问问题题日日趋趋尖尖锐锐，测测试试时时间间和和测测试试费费用用日日趋趋提提高高，甚甚至至达达到到无无法法测测试试的的地地步步，影影响响了了微微电电子子技技术术的的进进一一步步发发展展。为为了了有有效效开开发发电电路路，降降低低电电路路测测试试费费用用，数数字字电电路路必必须须设设计计成成可可测测试试的的。这这就就要要求求在在电电路路设设计计阶阶段段考考虑虑测测试试问问题题，或或者者说说必必须须进进行行数数字字电电路路的的可可测测试试
13、性性设设计计。随随着着微微电电子子技技术术和和数数字字技技术术的的飞飞速速发发展展，数数字字电电路路的的可可测测试试性性技技术术近近几几年年来来越越来来越越引引起起电电路路设设计计者者的的重重视视，这这门门技技术术本本身身也也得得到到了了迅迅速速发发展。展。根根据据集集成成电电路路产产品品生生产产所所处处的的不不同同阶阶段段与与不不同同目目的的，测试大致可以分为测试大致可以分为33种类型：种类型：在在产产品品的的研研发发阶阶段段，为为了了检检测测设设计计错错误误而而进进行行的的测测试试(设计错误测试设计错误测试)；在在芯芯片片生生产产阶阶段段，为为了了检检测测产产品品是是否否具具有有正正确确的
14、的逻逻辑操作和正确的功能而进行的测试辑操作和正确的功能而进行的测试(功能测试功能测试)；在在产产品品出出厂厂前前，为为了了保保证证产产品品的的质质量量与与可可靠靠性性，需需要进行的各种测试要进行的各种测试(产品测试产品测试)。进进行行集集成成电电路路测测试试需需要要有有专专门门的的测测试试仪仪器器，通通常常这这些些测测试试仪仪器器是是非非常常昂昂贵贵的的，测测试试的的实实现现难难度度与与测测试试时时间间决决定定了了测测试试的的费费用用。如如何何经经济济有有效效地地进进行行测测试试也也是是集集成成电电路路设设计计者者的的责责任任。集集成成电电路路设设计计者者应应该该负负责责设设计计错错误误测测试
15、试与与功功能能测测试试整整体体方方案案的的制制订订，包包括括精精确确定定义义测测试试方方案案，设设计计测测试试电电路路和和生生成成相相应应的测试向量。的测试向量。设计错误测试设计错误测试 当当一一个个新新的的电电路路设设计计完完成成并并第第一一次次投投片片制制造造后后，设计者最想知道的就是电路设计本身是否存在错误。设计者最想知道的就是电路设计本身是否存在错误。设 设计 计错 错误 误测 测试 试的 的主 主要 要目 目的 的是 是发 发现 现并 并定 定位 位设 设计 计错 错误 误，从 从而 而达 达到 到修 修改 改设 设计 计最 最终 终消 消除 除设 设计 计错 错误 误的 的目 目的
16、 的。设 设计 计错 错误 误的 的主 主要 要特 特点 点是 是同 同一 一设 设计 计在 在制 制造 造后 后的 的所 所有 有芯 芯片 片中 中都 都存 存在 在同 同样 样的 的错 错误 误，这 这是 是区 区分 分设 设计 计错 错误 误与 与制 制造 造缺 缺陷 陷的 的主 主要 要依 依据 据。在 在输 输入 入测 测试 试向 向量 量后 后，从 从输 输出 出的 的错 错误 误类 类型 型可 可以 以大 大致 致定 定位 位设 设计 计错 错误 误，但 但还 还需 需要 要花 花很 很大 大的 的努 努力 力才 才能 能精 精确 确地 地确 确定 定错 错误 误发 发生 生的
17、的位 位置 置。某 某些 些情 情况 况下 下，为 为修 修改 改设 设计 计错 错误 误而 而反 反复 复设 设计 计与 与制 制造 造的 的代 代价 价(时 时间 间与 与费 费用 用)几 几乎 乎与 与初 初始 始设 设计 计一 一样 样大。大。因 因此 此，一 一方 方面 面设 设计 计者 者在 在设 设计 计阶 阶段 段应 应认 认真 真做 做好 好仿 仿真 真模 模拟 拟工 工作 作，确 确保 保设 设计 计一 一次 次成 成功 功；另 另一 一方 方面 面，在 在设 设计 计时 时要 要考 考虑 虑芯 芯片 片制 制造 造后 后的 的测 测试 试问 问题 题，万 万一 一在 在测
18、 测试 试时 时发 发现 现存 存在 在设 设计 计错 错误 误，要 要做 做到 到能 能尽 尽快 快定 定位 位错 错误 误的 的位 位置 置。为 为此 此，有 有时 时在 在第 第一 一版 版的 的设 设计 计中 中，增 增加 加一 一些 些测 测试 试分 分析 析用 用的 的电 电路 路与 与输 输入 入输 输出 出引 引脚 脚，便 便于 于在 在设 设计 计出 出现 现错 错误 误的 的情 情况下进行分析与定位，节约设计反复所用的时间。况下进行分析与定位，节约设计反复所用的时间。功能测试功能测试 这这里里所所说说的的功功能能测测试试主主要要是是针针对对制制造造过过程程中中可可能能引引起
19、起电电路路功功能能不不正正确确而而进进行行的的测测试试。与与设设计计错错误误相相比比，这这种种错错误误的的出出现现具具有有随随机机性性。测测试试的的主主要要目目的的不不是是定定位位和和分分析析错错误误，而而是是判判断断芯芯片片上上是是否否存存在在错错误误，即即区区分分合合格格的的芯芯片片与与不不合合格格的的芯芯片。片。功能测试的困难源于以下两个方面：功能测试的困难源于以下两个方面：(1)(1)一个集成电路具有复杂的功能，含有大量的晶体管；一个集成电路具有复杂的功能，含有大量的晶体管；(2)(2)电电路路中中的的内内部部信信号号不不可可能能引引出出到到芯芯片片的的外外面面，而而测测试试信信号号和
20、和测测试试结结果果只只能能从从外外部部的的少少数数管管脚脚施施加加并并从从外外部部管脚进行观测。管脚进行观测。测测试试的的过过程程就就是是用用测测试试仪仪器器将将测测试试向向量量test test bench bench(1(1和和00组组成成的的序序列列)通通过过探探针针施施加加到到输输入入管管脚脚，同同时时在在输输出出管管脚脚上上通通过过探探针针进进行行检检测测，并并与与预预期期的的结结果果进进行行比比较较。高高速速的的测测试试仪仪器器是是非非常常昂昂贵贵的的设设备备，测测试试每每个个芯芯片片所所用用的的时时间间必必须须尽尽可可能能地地缩缩短短，以以降降低低测测试成本。试成本。功功能能测测
21、试试是是要要判判断断集集成成电电路路在在各各种种可可能能的的输输入入激激励励信信号号下下是是否否正正确确工工作作。乍乍看看起起来来将将各各种种可可能能的的11和和00的的组组合合加加到到输输入入管管脚脚就就可可以以实实现现完完整整的的测测试试。其其实实不不然然，当当电电路路的的输输入入管管脚脚数数增增加加到到一一定定的的程程度度后后，比比如如说说有有一一输输入入管管脚脚数数为为6464的的电电路路，要要对对它它进进行行彻彻底底地地测测试试，需需要要外外加加226464次次的的输输入入(测测试试向向量量)和和进进行行226464次次的的检检测测。另另一一方方面面，多多数数集集成成电电路路内内部部
22、还还含含有有锁锁存存器器、触触发发器器等等时时序序电电路路单单元元，它它们们都都有有两两种种状状态态，若若要要覆覆盖盖所所有有的的可可能能性性，内内部部状状态态的的每每一一种种组组合合也也要要进进行行测测试试。如如果果一一个个集集成成电电路路的的输输入入管管脚脚数数为为NN，内内部部含含有有MM个个双双稳稳态态单单元元(触触发发器器或或锁锁存存器器)，则所需要的测试向量为则所需要的测试向量为22N+MN+M。8.2 模拟集成电路测试方法l l 直流工作点测试相当于电路仿真中的 直流工作点测试相当于电路仿真中的DC DC分析。分析。无 无论 论是 是在 在晶 晶圆 圆的 的裸 裸片 片测 测试
23、试还 还是 是封 封装 装后 后地 地模 模块 块测 测试 试，一 一般 般而 而言 言，模 模拟 拟集 集成 成电 电路 路首 首先 先要 要进 进行 行直 直流 流工 工作 作点 点测 测试 试，以 以判 判断 断电 电路 路的 的工作点是否正确。工作点是否正确。l l 直 直流 流测 测试 试过 过程 程一 一般 般是 是在 在对 对被 被测 测件 件施 施加 加直 直流 流电 电压 压源 源的 的情 情况 况下 下进 进行 行的。的。（1 1）通 通过 过测 测量 量电 电压 压源 源总 总电 电流 流，得 得到 到电 电路 路的 的静 静态 态功 功耗 耗，即 即电 电源 源电 电压
24、乘以总电流。压乘以总电流。（2 2）使 使用 用万 万用 用表 表测 测量 量电 电路 路输 输入 入、输 输出 出节 节点 点的 的偏 偏置 置电 电压 压或 或电 电路 路中 中各 各可 可观 观测 测点 点的 的电 电压 压值 值。比 比较 较电 电路 路中 中各 各关 关键 键节 节点 点的 的直 直流 流工 工作 作电 电压 压值是否与仿真电压值一致，从而判断电路直流工作是否正常。值是否与仿真电压值一致，从而判断电路直流工作是否正常。（3 3）输入电压扫描测试。）输入电压扫描测试。直流工作点测试l模模拟拟集集成成电电路路的的交交流流特特性性测测试试相相当当于于电电路路仿仿真真中中的的
25、ACAC分析，其输入信号一般为频率可变的正弦波；分析，其输入信号一般为频率可变的正弦波；l交流特性测试需要各种信号发生器或波形发生器；交流特性测试需要各种信号发生器或波形发生器；l用用来来测测量量射射频频电电路路的的增增益益、带带宽宽、输输入入反反射射等等特特性性的的基本测试仪则是网络分析仪。基本测试仪则是网络分析仪。交流特性测试l瞬瞬态态特特性性测测试试，即即时时域域测测试试，相相当当于于SPICESPICE仿仿真真中中TranTran分析。分析。l瞬态测试同样需要各种信号发生器或波形发生器。瞬态测试同样需要各种信号发生器或波形发生器。瞬态特性测试l模模拟拟集集成成电电路路的的频频谱谱测测试
26、试相相当当于于电电路路仿仿真真中中的的FOURFOUR分分析，通常采用频谱分析仪进行测试。析，通常采用频谱分析仪进行测试。l频频谱谱测测试试用用于于各各类类大大信信号号非非线线性性电电路路的的性性能能评评估估。主主要要用用于于大大信信号号放放大大电电路路谐谐波波分分量量分分析析，确确定定其其非非线线性性失失真真；用用于于混混频频器器和和调调制制解解调调器器输输出出波波形形分分析析，得得到到各各混混频频器器输输出出频频率率分分量量的的幅幅度度；确确定定其其混混频频增增益益和和待待滤滤除除分分量量的的大大小小；用用于于振振荡荡器器分分析析，确确定定输输出出信信号号频频谱纯度。谱纯度。l测测试试噪噪
27、声声系系数数相相当当于于SPICESPICE仿仿真真软软件件中中的的NOISENOISE分分析析，通通常常采采用用噪噪声声分分析析仪仪进进行行。主主要要用用于于低低噪噪声声放放大大器器和和振荡器的性能评估。振荡器的性能评估。频谱与噪声测试 大 大规 规模 模数 数字 字集 集成 成电 电路 路测 测试 试主 主要 要包 包括 括逻 逻辑 辑值 值测 测试 试和 和参 参数 数值 值测 测试 试两 两个方面。个方面。数 数字 字电 电路 路测 测试 试的 的研 研究 究主 主要 要集 集中 中在 在基 基于 于电 电压 压测 测量 量的 的逻 逻辑 辑值 值测 测试 试方 方法的研究。法的研究。
28、电压测试的优点是速度快，识别 电压测试的优点是速度快，识别0 0、1 1要求的精度不高。要求的精度不高。基 基于 于电 电压 压测 测量 量的 的逻 逻辑 辑值 值测 测试 试方 方法 法已 已经 经成 成为 为目 目前 前测 测试 试数 数字 字电 电路 路的 的主流。主流。目前，数字集成电路的测试主要还是依靠自动测试。目前，数字集成电路的测试主要还是依靠自动测试。自 自动 动测 测试 试就 就是 是自 自动 动推 推导 导被 被测 测电 电路 路的 的测 测试 试向 向量 量，自 自动 动对 对被 被测 测电 电路 路的 的输 输入 入加 加载 载测 测试 试激 激励 励并 并回 回收 收
29、其 其测 测试 试输 输出 出的 的响 响应 应，通 通过 过分 分析 析测 测试 试响应来自动的给出电路的故障征兆并孤立故障。响应来自动的给出电路的故障征兆并孤立故障。8.3 数字集成电路测试8.3.1 概述故障模型故障模型 对 对于 于逻 逻辑 辑电 电路 路，当 当发 发生 生实 实际 际逻 逻辑 辑值 值与 与预 预期 期逻 逻辑 辑值 值不 不相 相吻 吻合 合时 时，便 便说 说明 明该 该逻 逻辑 辑电 电路 路出 出现 现了 了故 故障 障。如 如果 果逻 逻辑 辑设 设计 计正 正确 确，这 这种 种不 不吻 吻合 合就 就意 意味 味着 着逻 逻辑 辑电 电路 路的 的信
30、信号 号没 没有 有按 按照 照设 设计 计要 要求 求动 动作 作。那 那么 么，这 这可 可能 能是 是因 因为 为电 电路 路中 中的 的某 某一 一点 点或 或某 某一 一部 部分 分出 出现 现了 了不 不符 符合 合设 设计 计要 要求的状态，或者是出现了不应有的连接 求的状态，或者是出现了不应有的连接(信号短路 信号短路)。节 节点 点状 状态 态的 的错 错误 误所 所导 导致 致的 的故 故障 障可 可大 大致 致分 分为 为两 两大 大类 类：永 永久 久型 型故 故障 障和 和间 间歇 歇故 故障 障。永 永久 久型 型故 故障 障主 主要 要是 是固 固定 定故 故障
31、障，是 是指 指逻 逻辑 辑电 电路 路中 中某 某 节 节点 点的 的逻 逻辑 辑值 值不 不符 符合 合设 设计 计要 要求 求或 或电 电路 路连 连接 接不 不正 正确 确，它 它并 并不 不随 随时 时间 间的 的变 变化 化而 而变 变化 化，一 一直 直保 保持 持在 在某 某种 种状 状态 态固 固定 定不 不变 变；间 间歇 歇故障则是随机出现的故障，电路或节点有时正常有时不正常。故障则是随机出现的故障，电路或节点有时正常有时不正常。8.3.2 故障模型和测试向量生成 间间歇歇故故障障的的测测试试是是非非常常困困难难的的，要要通通过过反反复复测测试试和和观观察察去去捕捕捉捉。
32、通通常常情情况况下下，当当电电路路或或节节点点不不正正常常时时，它它的的表表现现为为固固定定故故障障类类型型，间间歇歇故故障障在在出出现现时时，通通常常也也是是以以固固定定故故障障形形式式表表现现。因因此此，对对于于节节点点状状态态的的不不正正确确的的测测试试可可以以通通过过对对固固定定故故障障的的测测试试实实现现，连连接接错错误误的的情情况况比比较较复复杂杂，它它既既可可能能导导致致固固定定型型故故障障，如如信信号号线线对对电电源源或或地地短短路路，也也可可能能造造成成逻逻辑辑关关系系发发生生变变化化，如如某某输输入入与与输输出出短短路路构构成成信信号号反反馈馈等等。开开路路实实际际上上也也
33、是是种种连连接接错错误误，不不同同的的是是它它导导致致应应连连接接而而未未连连接接错错误误，它它所所表表现现出出来来的的情情况况也也是是比比较较复复杂杂的的。由由于于连连接接错错误误表表现现的的多多样样性性，对对于于这这一一类类因因连连接接错错误误而而导导致致的的故故障障的的分分析析是是比比较较困困难的。难的。一一个个规规模模很很小小的的专专用用集集成成电电路路(ASIC)(ASIC)，有有可可能能达达到到N=25N=25，MM5050，就就要要求求有有227575个个测测试试向向量量(近近似似于于3.83.8l0l02222个个)。假假如如有有这这么么多多的的测测试试向向量量，并并以以每每个
34、个测测试试向向量量1s1s的的速速率率加加到到电电路路上上，那那测测试试一一遍遍需需要要十十亿亿年年，这这显显然然是是不不可可能能实实现现的的。因因此此，必必须须采采用用一一种种完完全全不不同同的的测测试试方方法法。常常用用的的一一种种方方法法是是用用精精简简的的测测试试向向量量集集。通通常常一一个个有有故故障障的的电电路路对对大大多多数数可可能能的的输输入入测测试试向向量量仍仍会会给给出出正正确确的的输输出出，故故障障仅仅仅仅是是对对一一些些特特别别的的输输入入测测试试向向量量才才显显露露出出来来。因因此此，我我们们可可以以设设计计一一个个测测试试向向量量序序列列，使使得得电电路路的的输输出
35、出在在输输入入这这一一测测试试向向量量序序列列后后与与预预期期值值不不一一样样，从从而而发发现现制制造造造造成成的的故故障障。要要做做到到这这一一点点，需需要要知知道道数数字字电电路路中中有有哪哪些些可可能的故障。下面简单介绍一下通常的故障模型。能的故障。下面简单介绍一下通常的故障模型。1 1、固定故障、固定故障 对 对于 于一 一个 个集 集成 成电 电路 路来 来说 说，尽 尽管 管物 物理 理上 上会 会有 有很 很多 多类 类型 型的 的故 故障 障发 发生 生，但 但这 这些 些故 故障 障反 反映 映在 在数 数字 字电 电平 平上 上就 就是 是没 没有 有按 按照 照预 预期
36、期从 从1 1变 变为 为0 0或 或从 从0 0变 变为 为1 1。这 这叫 叫做 做固 固定 定值 值故 故障 障(stuck-at-fault)(stuck-at-fault)模 模型 型。即 即用 用一个固定 一个固定0(s-a-0)0(s-a-0)或固定 或固定1(s-a-1)1(s-a-1)来模仿一个故障门的输入。来模仿一个故障门的输入。如 如有 有 个 个逻 逻辑 辑门 门，其 其输 输出 出由 由于 于工 工艺 艺上 上的 的某 某种 种原 原因 因，造 造成 成电 电平 平始 始终 终固 固定 定为 为1 1状 状态 态，它 它不 不随 随输 输入 入端 端的 的信 信号 号
37、变 变化 化而 而改 改变 变，这 这就 就称 称为 为具 具有 有固 固定 定1 1故 故障 障。如 如输 输出 出始 始终 终处 处于 于逻 逻辑 辑0 0状 状态 态，就 就是 是具 具有 有固 固定 定0 0故 故障 障。固 固定 定值 值故 故障 障可 可能 能在 在一 一块 块集 集成 成电 电路 路中 中的 的任 任何 何一 一个 个节 节点 点发 发生 生。如 如果 果集 集成 成电 电路 路中 中有 有n n个 个节 节点 点，就 就有 有2 2n n个 个可 可能 能的 的故 故障 障(每 每个 个节 节点 点有 有可 可能 能固 固定 定0 0或 或固 固定 定1)1)，
38、设 设计 计者 者应 应生 生成 成一 一个 个相 相对 对短 短的 的测 测试 试向 向量 量集 集，尽可能多地显示出这些故障。尽可能多地显示出这些故障。输出故障 输出故障 如 如右 右图 图所 所示 示，在 在输 输出 出端 端存 存在 在一 一个 个s-a-1 s-a-1故 故障 障(通 通常 常表 表示 示为 为out out：s-a-1)s-a-1)。这 这个 个故 故障 障对 对于 于7 7组 组输 输入 入000 000，011 011，101 101，110 110，001 001，010 010，100 100状 状态 态所 所对 对应 应的 的逻 逻辑 辑没 没有 有影 影
39、响 响，因 因为 为故 故障 障值 值与 与正 正确 确值 值是 是相 相同 同的 的，如 如图 图(a)(a)所 所示 示；这 这个 个故 故障 障只 只有 有在 在输 输入 入为 为111 111时 时，才 才将 将表 表现 现出 出故 故障 障状 状态 态，如 如图 图(b)(b)所 所示 示。反 反过 过来 来，如 如果 果存 存在 在out out：s-s-1-0 1-0故 故障 障，则 则前 前7 7组 组输 输入 入不 不能 能正 正确 确输 输出 出1 1信 信号 号，如 如图 图(c)(c)所 所示 示；故 故障 障仅 仅仅 仅对 对输 输入 入111 111不 不产 产生
40、生影 影响 响，因 因为 为故 故障 障状 状态 态与 与正 正确 确的 的逻 逻辑 辑输 输出 出值 值相同，如图 相同，如图(d)(d)所示。所示。输入故障 输入故障 如 如右 右图 图所 所示 示，假 假设 设在 在a a信 信号 号线 线存 存在 在a a：s-a-0 s-a-0故 故障 障，则 则不 不论 论b b和 和c c是 是何 何值 值，输 输出 出out out均 均为 为1 1，而 而这 这个 个故 故障 障只 只有 有输 输入 入处 处于 于111 111状 状态 态时 时才 才能 能被 被检 检出 出，这 这时 时正 正常 常的 的逻 逻辑 辑输 输出 出应 应等 等
41、于 于0 0，但 但因 因为 为a a：s-a-0 s-a-0故 故障 障的 的作 作用 用，这 这时 时的 的输 输出 出仍 仍然 然等 等于 于1 1。当 当输 输入 入信 信号 号a a为 为0 0时 时，它 它与 与故 故障 障值 值相 相同 同，不 不能 能反 反映 映故 故障 障，如 如果 果a=1 a=1，虽 虽然 然它 它与 与故 故障 障状 状态 态相 相反 反，但 但如 如果 果其 其他 他输 输入 入端 端b b，c c中 中有 有0 0，仍 仍然 然屏 屏蔽 蔽了 了这 这个 个a=1 a=1的 的信 信号 号，不 不能 能在输出端将故障反映出来。在输出端将故障反映出来
42、。如 如果 果存 存在 在a a：s-a-1 s-a-1故 故障 障，只 只有 有在 在输 输入 入为 为011 011时 时能 能够 够检 检出 出该 该故 故障 障，因 因为 为正 正常 常逻 逻辑 辑输 输出 出应 应等 等于 于l l，当 当实 实际 际作 作用 用到 到与 与非 非门 门的 的是 是全 全1 1，使输出等于，使输出等于0 0。从上面的例子可以得到如下的结论：从上面的例子可以得到如下的结论：对 对于 于输 输出 出端 端的 的固 固定 定型 型故 故障 障，当 当正 正常 常输 输出 出值 值与 与故 故障 障值 值相 相同 同时 时，不 不能 能反 反映 映故 故障
43、障的 的存 存在 在，或 或者 者说 说故 故障 障状 状态 态被 被正 正常 常状 状态 态所 所掩 掩盖 盖，只 只有正常输出值与故障状态值相反时，故障才可能被暴露 有正常输出值与故障状态值相反时，故障才可能被暴露。对 对于 于输 输入 入端 端存 存在 在的 的故 故障 障，当 当正 正常 常的 的输 输入 入信 信号 号(对 对应 应故 故障 障信 信号 号线 线)与 与故 故障 障状 状态 态相 相同 同时 时，故 故障 障状 状态 态不 不能 能够 够被 被反 反映 映；当 当正 正常 常的 的输 输入 入信 信号 号与 与故 故障 障状 状态 态相 相反 反时 时，可 可以 以区
44、 区分 分正 正常 常信 信号 号与 与故 故障 障状 状态 态。如 如果 果输 输入 入信 信号 号端 端a a，b b，c c不 不是 是原 原始 始输 输入 入端 端，而 而是 是某 某个 个逻 逻辑 辑的 的输 输出 出(如 如中 中间节点 间节点)，情况将与上面对输出的讨论相似。，情况将与上面对输出的讨论相似。因 因为 为固 固定 定型 型故 故障 障是 是以 以类 类似 似于 于逻 逻辑 辑值 值的 的形 形式 式出 出现 现，它 它仅 仅仅 仅对 对与 与故 故障 障值 值相 相反 反的 的正 正常 常逻 逻辑 辑状 状态 态产 产生 生影 影响 响，不 不做 做完 完全 全测
45、测试 试不 不一 一定 定能检出电路中存在的故障。能检出电路中存在的故障。22、桥接故障桥接故障 桥桥接接故故障障是是指指由由于于发发生生了了不不应应有有的的信信号号线线连连接接而而导导致致的的逻逻辑辑错错误误。因因为为对对于于电电源源和和地地线线的的连连接接错错误误将将导导致致固固定定型型故故障障，所所以以，这这里里的的桥桥接接故故障障是是除除了了对对电源和地短接以外的连接性错误。电源和地短接以外的连接性错误。桥桥接接故故障障比比较较复复杂杂，它它包包括括相相关关输输入入桥桥接接，非非相相关关输输入入桥桥接接，相相关关输输入入、输输出出桥桥接接和和非非相相关关输输入入、输出桥接。输出桥接。(
46、1)(1)输入桥接输入桥接 只只要要不不是是原原始始输输入入端端发发生生桥桥接接，通通常常输输入入桥桥接接都都可可等等效效为为非非相相关关输输出出桥桥接接。而而相相关关输输出出是是指指输输出出信信号号源源自自同同一一输输入入激激励励，并并具具有有同同步步且且相相等等的的逻逻辑辑输输出出状态。状态。非非相相关关输输出出的的桥桥接接导导致致了了新新的的逻逻辑辑状状态态或或中中间间电电平平值值，其其结结果果非非常常复复杂杂。这这里里以以最最简简单单的的输输出出桥桥接结果加以讨论。接结果加以讨论。假假设设输输出出桥桥接接的的结结果果发发生生了了“线线与与”逻逻辑辑，即即两两个个部部件件的的输输出出ou
47、tloutl和和out2out2连连接接后后为为“与与函函数数”关关系系，当当outloutl和和out2out2有有一一个个为为00，其其连连接接的的结结果果就就为为00，只只有有outloutl和和out2out2均均为为11时时，连连接接的的结结果果才才为为11。如如果果这这个个桥桥接接对对应应了了一一个个与与门门输输入入桥桥接接(假假设设三三输输入入aa、bb、cc中中的的aa、bb分分别别对对应应接接outloutl和和out2out2，现现已已发发生生桥桥接接)，则逻辑是：，则逻辑是：outloutlout2out2outloutlout2out2c=outlc=outlout2o
48、ut2c=c=aabbcc 对对正正常常的的逻逻辑辑输输出出没没有有影影响响，但但如如果果这这个个桥桥接接发发生生在在一一个个或或门门上上，则则逻逻辑辑关关系系将将发发生生变变化化，此此时时逻逻辑辑是：是：outloutlout2+outlout2+outlout2+c=out2+c=aab+cb+c 不不再再是是三三输输入入或或的的关关系系。因因此此，“线线与与”的的桥桥接接结结果果对对与与门门和和与与非非门门不不改改变变逻逻辑辑关关系系，对对或或门门和和或或非非门门将将改变其逻辑关系。改变其逻辑关系。同同样样的的原原理理，输输出出桥桥接接的的结结果果是是“线线或或”时时，对对或或门门和和或
49、或非非门门的的逻逻辑辑不不产产生生影影响响，但但对对与与门门和和与与非非门门逻辑将改变逻辑关系。逻辑将改变逻辑关系。如如果果输输出出桥桥接接对对应应的的是是非非相相关关输输入入桥桥接接(即即桥桥接接后后的的信信号号不不是是送送到到同同一一个个逻逻辑辑部部件件的的输输入入的的情情况况)，则则不不论论是是“线线与与”还还是是“线线或或”，都都将将对对逻逻辑辑函函数数发发生影响。生影响。(2)(2)输入、输出桥接输入、输出桥接 因因为为非非相相关关输输入入、输输出出桥桥接接的的情情况况与与上上面面所所介介绍绍的的输输入入桥桥接接情情况况相相似似，因因此此，在在这这里里将将只只讨讨论论相相关关输输入、
50、输出的桥接所导致的错误逻辑。入、输出的桥接所导致的错误逻辑。下下图图给给出出了了一一个个典典型型组组合合逻逻辑辑电电路路由由于于输输入入、输输出出桥桥接接而而导导致致的的逻逻辑辑的的变变化化。图图中中打打的的位位置置指指出出了了发发生生桥桥接接的的信信号号线线连连接接。(a)(a)图图是是一一个个典典型型的的组组合合逻逻辑辑；(b)(b)图图表表示示在在电电路路中中的的AA信信号号线线与与OUTOUT信信号号线线发发生生了了短短接接；(c)(c)图图则则说说明明了了当当桥桥接接是是“线线与与”的的逻逻辑辑关关系系时时所所对对应应的的逻逻辑辑结结构构；(d)(d)图图是是当当桥桥接接为为“线线或