《2023年数电实验报告超详细知识汇总全面汇总归纳.pdf》由会员分享，可在线阅读，更多相关《2023年数电实验报告超详细知识汇总全面汇总归纳.pdf（22页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、实验 2 组合逻辑电路半加器全加器及逻辑运算 一、实验目的 1.掌握组合逻辑电路的功能测试。2.验证半加器和全加器的逻辑功能。3.学会二进制数的运算规律。二、实验仪器及材料 1.Dais 或 XK实验仪 一台 2.万用表 一台 3.器件：74LS00 三输入端四与非门 3 片 74LS86 三输入端四与或门 1 片 74LS55 四输入端双与或门 1 片 三、预习要求 1.预习组合逻辑电路的分析方法。2.预习用与非门和异或门构成的半加器、全加器的工作原理。3.学习二进制数的运算。四、实验内容 1.组合逻辑电路功能测试。图 21 用 2 片 74LS00 组成图 21 所示逻辑电路。为便于接线和
2、检查，在图中要注明芯片编号及各引脚对应的编号。图中 A、B、C 接电平开关，Y1、Y2 接发光管显示。按表 21 要求，改变 A、B、C 的状态填表并写出 Y1、Y2 逻辑表达式。将运算结果与实验比拟。表 21 输 入 输 出 A B C Y1 Y2 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 0 1 1 1 0 1 1 0 0 1 0 1 0 (5)实验过程及实验图：1连线图：2实验图：(6)实验总结：用两片 74ls00 芯片可实现如图电路功能 2.测试用异或门74LS86和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式
3、可知，半加器 Y 是 A、B 的异或，而进位 Z 是 A、B 相与，故半加器可用一个集成异或门和二个与非门组成如图 22。图 22 在实验仪上用异或门和与门接成以上电路。A、B 接电平开关 S，Y、Z 接电平显示。按表 22 要求改变 A、B 状态，填表。表 22 输入端 A 0 1 0 1 B 0 0 1 1 输出端 Y 0 1 1 0 Z 0 0 0 1（3）实验过程及实验图：1）管脚图：2）实验图 4实验总结：用异或门74LS86和与非门可组成半加器 3.测试全加器的逻辑功能。写出图 23 电路的逻辑表达式。根据逻辑表达式列真值表。根据真值表画逻辑函数 SiCi 的卡诺图。Ai Bi,C
4、i-1 00 01 11 10 0 0 1 0 1 1 1 0 1 0 Si=Ci=图 23 填写表 23 各点状态。表 23 Ai Bi Ci-1 Y Z X1 X2 X3 Si Ci 0 0 0 0 0 1 1 1 0 0 0 1 0 0 1 1 1 0 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 0 0 1 按原理图选择与非门并接线进行测试，将测试结果记入表 24，并与上表进行比拟看逻辑功能是否一致
5、。表 24 Ai Bi Ci-1 Ci Si 0 0 0 0 0 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 （6）实验过程及实验图：1引脚图：Bi Bi,Ci-1 00 01 11 10 0 0 0 1 0 1 0 1 1 1 2实验图：（7）实验总结：3 个 74ls00 芯片可构成全加器 4.测试用异或、与或和非门组成的全加器的逻辑功能。全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个非门实现。画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻
6、辑表达式。找出异或门、与或非门和与门器件，按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。当输入端 Ai、Bi、Ci1 为以下情况时，用万用表测量 Si 和 Ci 的电位并将其转为逻辑状态填入表 25。表 25 输 入 端 Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 输 出 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1 （4）实验过程及实验图：Si=ABC Ci=AB+BC+AC 引脚图：实验图：实验 3 触发器 一、实验目的 1熟悉并掌握 RS、D、JK 触发器的构成，工作原
7、理和功能测试方法。2学会正确使用触发器集成芯片。3了解不同逻辑功能 FF 相互转换的方法。二、实验仪器及材料 1 双踪示波器 一台 2 Dais 或 XK 实验仪 一台 3 器件 74LS00 二输入端四与非门 1 片 74LS74 双 D 触发器 1 片 74LS112 双 J-K触发器 1 片 二、实验内容 1.根本 RSFF 功能测试：两个 TTL 与非门首尾相接构成的根本 R-SFF的电路如图 31 所示。试按下面的顺序在/Sd，/Rd 端加信号：/Sd=0 /Rd=1/Sd=1 /Rd=1/Sd=1 /Rd=0/Sd=1 /Rd=1 观察并记录 FF 的 Q、/Q 端的状态，将结果填
8、入下表 31 中，并说明在上述各种输入状态下，FF 执行的功能？图 3-1 根本 RSFF 电路 表 3-1/Sd/Rd Q/Q 逻辑功能 0 1 1 0 置 1 1 1 1 0 保持 1 0 0 1 置 0 1 1 0 1 保持 /Sd 接低电平，/Rd 端加脉冲。/Sd 接高电平，/Rd 端加脉冲。令/Rd=/Sd，/Sd 端加脉冲。记录并观察、三各情况下，Q、/Q 端的状态。从中你能否总结出根本 R-SFF的 Q、/Q 端的状态改变和输入端 Sd，Rd 的关系。当/Sd，/Rd 都接低电平时，观察 Q、/Q 端的状态。当/Sd，/Rd 同时由低电平跳为高电平时，注意观察 Q、/Q 端的状
9、态。重复 35 次看 Q、/Q 端的状态是否相同，以正确理解“不定状态的含义。（6）实验过程：1引脚图：2实验图：2维持一阻塞型 D 发器功能测试。双 D 型正沿边维持一阻塞型触发器 74LS74 的逻辑符号如图 32 所示 图 3-2 DFF 逻辑符号 图中/Sd，/Rd 为异步置位 1 端，置 0 端或称异步置位，复位端。CP 为时钟脉冲端。试按下面步骤做实验：分别在/Sd，/Rd 端加低电平，观察并记录 Q、/Q 端的状态。令/Sd，/Rd 端为高电平，D 端分别接高，低电平，用点动脉冲作为 CP，观察并记录当 CP 为 0、1、时 Q 端状态的变化。当/Sd=/Rd=1、CP=0或 C
10、P=1，改变 D 端信号，观察 Q 端的状态是否变化？整理上述实验数据，将结果填入下表 32 中。/Sd=/Rd=1，将 D 和 Q 端相连，CP 加连续脉冲，用双踪示波器观察并记录 Q 相对于CP 的波形。表 32/Sd/Rd CP D Qn Qn+1 0 0 X X 0 1 1 1 1 0 X X 0 0 1 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 1 0 X 0 1 1 1（5）实验过程及实验图：1）引脚图：2实验图：3负边沿 JK 触发器功能测试 双 J-K负边沿触发器 74LS112 芯片的逻辑符号如图 33 所示。图 33 J-KFF逻辑符号 自拟实验步骤，
11、测试其功能，并将结果填入下表 33 中。假设令 J=K=1 时，CP 端加连续脉冲，用双踪示波器观察 QCP 波形，和 DFF 的 D 和 Q 端相连时观察到的 Q 端的波型相比拟，有何异同点？表 33/Sd/Rd CP J K Qn Qn+1 0 1 X X X X 1 1 0 X X X X 0 1 1 0 X 0 0 1 1 1 X 0 1 1 1 X 0 1 1 1 1 X 1 1 0 4触发器功能转换 将 D 触发器和 J-K触发器转换成 T触发器，列出表达式，画出实验电路图。接入连续脉冲，观察各触发器 CP 及 Q 端波形。比拟两者关系。自拟实验数据表并填写之。（4）实验过程及实验
12、图 Qn+1=J/Qn+/KQn 令 J=1，K=1；Qn+1=/Qn 2）实验图：四、实验报告 1.整理实验数据、图表并对实验结果进行分析讨论。2.写出实验内容 3、4 的实验步骤及表达式。D触发器：DQn 1 JK 触发器:nnnQKQJQ 1 3.画出实验 4 的电路图及相应表格。4.总结各类触发器特点。实验 4 时序电路 一、实验目的 1.掌握常用时序电路分析，设计及测试方法。2.训练独立进行实验的技能。二、实验仪器及材料料 1双踪示波器 一台 2.Dais 或 XK 实验仪 一台 3器件 74LS73 双 JK 触发器 2 片 74LS174 双 D 触发器 1 片 74LS10 三
13、输入三与非门 1 片 三、实验内容 1.异步二进制计数器 按图 41 接线 图 41 由 CP 端输入单脉冲，测试并记录 Q1Q4 端状态及波形。试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。（4）实验过程及实验图：1 4Q1Q：2）减法计数器：4Q1Q：2异步二一十进制加法计数器 按图 42 接线。图 42 QA、QB、QC、QD 四个输出端分别接发光二极管显示，复位端 R 接入单脉冲，CP 接连续脉冲。在 CP 端接连续脉冲，观察 CP、QA、QB、QC 及 QD 的波形，并画出它们的波形。将图 41 改为一个异步二一十进制减法计数器，并画出 CP、QA、QB、QC
14、及 QD的波形。（4）实验过程及实验图：1）实验图：3.自循环移位存放器一环形计数器。按图 43 接线，将 A、B、C、D 置为 1000，用单脉冲计数，记录各触发器状态。图 43 改为连续脉冲计数，并将其中一个状态为“0的触发器置为“1模拟干扰信号作用的结果，观察记数器能否正常工作。分析原因。ABCD 依次显示：100011001110111101110011000100001000，能正常工作 按图 44 接线，现非门用 74LS10 三输入端三与非门重复上述实验，比照实验结果，总结关于自启动的体会。图 44（3）实验过程及实验图：实验结果：ABCD 依次显示：10000100001000
15、011000，不能自启动 四、实验报告 1.画出实验内容要求的波形及记录表格。2.总结时序电路特点。时序电路具有如下特点：1 路由组合电路和存储电路组成。2 电路中存在反应，因而电路的工作状态与时间因素相关，即时序电路的输出由电 路的输入和电路原来的状态共同决定。实验 5 集成计数器 一、实验目的 1.熟悉集成计数器逻辑功能和各控制端作用。2.掌握计数器使用方法。二、实验仪器有为材料 1.双踪示波器 一台 2.Dais 或 XK 实验仪 一台 3.器件 74LS290 十进制计数器 2 片 三、实验内容及步骤 1.集成计数器 74LS290 功能测试。74LS290 是二一五一十进制异步计数器
16、。逻辑简图为图 51 所示。图 51 74LS290 逻辑图 74LS290 具有下述功能：直接置 0R0R0=1，直接置 9R9R9=1 二进制计数CP1 输入 QA 输出 五进制计数CP2 输入 QDQAQB 输出 十进制计数两种接法如图 52A、B 所示。图 52 十进制计数器 （5）实验图：2计数器连接 分别用 2 片 74LS290 计数器连接成二位数五进制、十进制计数器。画出连线电路图。按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确。画出四位计数器连接图并总结多级计数器连接规律。表 51 功能表 R0 R0 R9 R 输出 H H L X 00
17、00 H H X L 0000 X X H H 1001 X L X L 计数 L X L X 计数 L X X L 计数 X L L X 计数 表 52 十进制 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 表 53 双五进制 计 数 输 出 QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 0 0 0 6 7 8 9 （4）实验过程及实验图：双五进制 十进制
18、：3任意进制计数器设计方法。采用脉冲反应法称复位法或置位法，可用 74LS290 组成任意模M计数器。图 53 是用 74LS290 实现模 7 计数器的两种方案，图A采用复位法，即计数计到 M 异步清0，图B采用置位法，即计数计到 M-1异步置 0。图 53 74LS290 实现七进制数方法 当实现十以上时制的计数器时可将多片连接使用。图 54 是 45 进制计数一种方案，输出为 8421BCD 码。图 54 按图 54 接线，并将输出接到显示器上验证。设计一个六十进制计数器并接线验证。记录上述实验各级同步波形。（4）实验过程及实验图：45 进制：60 进制：四、实验报告 1整理实验内容和各
19、实验数据。2画出实验内容 1、2 所要求的电路图及波形图。3总结计数器使用特点。(1)首先必须了解计数器的逻辑功能及功能表和引脚图。计数器逻辑功能一般都用功能表或者时序图再附加文字说明，对于带有附加控制端的计数器，除了需要了解正常工作状态下 电路的逻辑功能以外，还必须了解附加控制端的作用和用法。(2)了解集成计数器的功能扩展方法，以及用反应复位发和预置等方法改变计数器的模值。根据给定的功能表和电路具体的连接情况，确定每个计数器的工作方式，进而找出电路状态的转换顺序和相应的输出必要时可以画出状态转换图。(3)在多芯片组成的逻辑电路中，还要分析各芯片输出与输人之间的关系，最后得到整个电路的输出与输入间的逻辑关系。