《基于FPGA的UART设计【实用文档】doc.doc》由会员分享，可在线阅读，更多相关《基于FPGA的UART设计【实用文档】doc.doc（87页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、基于FPGA的UART设计【实用文档】doc文档可直接使用可编辑，欢迎下载郑州轻工业学院课程设计说明书题目：基于FPGA的UART设计姓名:王鹏飞院（系）:电子信息工程学院专业班级:电子信息工程13-01 学号： 5413013035 指导教师：杜海明成绩:时间:016年6月2日至206年6月8日郑州轻工业学院课 程 设 计 任务 书题目基于FGA的AT设计专业、班级电子信息工程13-01学号 35姓名 王鹏飞 主要内容、基本要求、主要参考资料等：主要内容：要求学生使用硬件描述语言描述硬件功能，利用GA并采用模块化设计方法设计UART(通用异步收发器)的各个模块。其中包括波特发生器，程序控制器
2、，UART数据接收器和UART数据发送器,本文采用的外部时钟为48MHZ，波特率为9600.在软件上进行设计、编译和仿真。基本要求：1、 掌握FGA 的程序设计方法. 2、掌握硬件描述语言语法. 、程序设计完成后要求在软件中实现功能仿真.主要参考资料：1、夏宇闻 Vriog数字系统设计教程M.北京：北京航空航天大学出版社，22、潘松，王国栋。VDL实用教程M.成都：电子科技大学出版社，200。完 成 期 限:2016。6212016。68指导教师签名：课程负责人签名:2016年6月 18日基于A的URT设计摘要UAT作为S232协议的控制接口得到了广泛的应用，将UART的功能集成到A芯片中,可
3、使整个系统更为灵活、紧凑，减小整个电路的体积，提高系统的可靠性和稳定性.提出了一种基于FPGA的UAT的实现方法,具体描述了发送、接收等模块的设计,恰当使用了有限状态机，实现了FA上的UART的设计，给出仿真结果。关键词GA URT模块化有限状态机目 录 FPA与UART简介1.1PG介绍1。 UAR简介2 URT工作原理及功能设计32.1RT工作原理32UART功能设计32.2 波特率发生器设计42.2 发送器设计522.3 接收器设计5仿真总结9参考文献101 PGA与RT简介1.1 FPA介绍FPGA(FldProgrmleGaeAry),即现场可编程门阵列,它是在AL、CL等可编程器件
4、的基础上进一步发展的产物。它是作为专用集成电路(ASI）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点.FGA主要特点：1)采用FPGA设计SC电路（专用集成电路)，用户不需要投片生产，就能得到合用的芯片。2）PG可做其它全定制或半定制SIC电路的中试样片.)FG内部有丰富的触发器和IO引脚.）FPGA是ASI电路中设计周期最短、开发费用最低、风险最小的器件之一。） FP采用高速CS工艺，功耗低，可以与S、TT电平兼容。可以说，FPG芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。FA是由存放在片内RAM中的程序来设置其工作状态的,因此,
5、工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，GA芯片将EPRM中数据读入片内编程R中，配置完成后，FGA进入工作状态。掉电后，FPG恢复成白片,内部逻辑关系消失，因此，PA能够反复使用.FPG的编程无须专用的PG编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片PR即可.这样，同一片FPA,不同的编程数据,可以产生不同的电路功能。因此，FGA的使用非常灵活。1.2 UAT简介通用异步收发器（AT)是一种短距离串行通信接口，主要用于计算机、微处理器与小型通信网络之间的短距离通信。目前通信接口技术已发展成为硬件和软
6、件相结合的综合性技术,在嵌入式系统设计中,异步串行通信接口已成为必不可少的一部分。随着FPGA技术和嵌入式系统的发展，在单芯片上可以实现多种功能，虽然目前许多器件已经把UAR集成在内，但是要求用单一芯片实现处理器和控制器等复杂功能,同时需要串行通信场合，采用高密度、大容量FGA器件来设计UART具有很高的实用价值。计算机内部采用并行数据,不能直接把数据发到Modem，必须经过URT整理才能进行异步传输,其过程为:CP先把准备写入串行设备的数据放到ART的寄存器(临时内存块)中，再通过FIFO(i Inpu rst Outut，先入先出队列）传送到串行设备,若是没有IO，信息将变得杂乱无章，不可
7、能传送到Modm.它是用于控制计算机与串行设备的芯片。有一点要注意的是，它提供了R-232C数据终端设备接口,这样计算机就可以和调制解调器或其它使用RS22C接口的串行设备通信了。作为接口的一部分,UAT还提供以下功能:将由计算机内部传送过来的并行数据转换为输出的串行数据流.将计算机外部来的串行数据转换为字节,供计算机内部并行数据的器件使用。在输出的串行数据流中加入奇偶校验位，并对从外部接收的数据流进行奇偶校验。在输出数据流中加入启停标记,并从接收数据流中删除启停标记。处理由键盘或鼠标发出的中断信号（键盘和鼠标也是串行设备).可以处理计算机与外部串行设备的同步管理问题。有一些比较高档的UART
8、还提供输入输出数据的缓冲区,比较新的UART是655，它可以在计算机需要处理数据前在其缓冲区内存储16字节数据，而通常的UAT是825.如果您购买一个内置的调制解调器，此调制解调器内部通常就会有6550 UAT。2UART工作原理及功能设计2。UART工作原理UART是一种串行数据总线，用于异步通信,并且双向通信，可实现全双工发送和接收。基本的UA只需要两条信号线（TX，RXD）和一条地线就可以完成数据的互相通信，接收和发送互不干扰，这样就大大节省了传输费用。由于UART是异步通信，所以需要对数据进行同步.URT发送/接收数据的传输格式如图1所示，一个字符单位由开始位、数据位、校验位、停止位组
9、成(其中校验位可供选）。发送或接收一个完整的字节信息，首先是一个作为起始位的逻辑“o”位,接着是8个数据位，然后是停止位逻辑“1位,数据线空闲时为高或“1”状态。在字符的8位数据部分，先发送数据的最低位，最后发送最高位.每位持续时间是固定的，由发送器本地时钟控制,每秒发送的数据位个数，即为“波特率”.起始位和停止位起着很重要的作用。显然，它们标志每个字符的开始和结束，但更重要的是他们使接收器能把他的局部时钟与每个新开始接收的字符再同步.异步通信没有可参照的时钟信号，发送器随时都可能发送数据，任何时刻串行数据到来时，接收器必须准确地发现起始位下降沿的出现时间,从而正确地采样紧接着的io或者m位(
10、包括开始位、数据位和停止位），接收器的时钟和发送器的时钟不是同一个,因此，接收器所确定的采样点的间隔和发送器所确定的位间隔时间不同，这点要特别注意。22UART功能设计异步通信的一帧传输经历以下步骤:)空闲状态。发送方连续发送信号,处于信息“1状态。2）开始传输。发送方在任何时刻将传号变成空号，即“1跳变到“0”，并持续1位时间表明发送方开始传输数据。而同时,接收方收到空号后，开始与发送方同步，并期望收到随后的数据。3)奇偶传输。数据传输之后是可供选择的奇偶位发送或接收。4）停止传输。最后是发送或接收的停止位，其状态恒为“1”。设计的基本原则是保留最主要的功能，基于FGA的UAT系统由波特率时
11、钟发生器、接收器和发送器个子模块组成,如图所示。图2AT功能框图2.2。1波特率发生器设计波特率发生器实质是设计一个分频器,用于产生和R32通信同步的时钟。在系统中用一个计数器来完成这个功能,分频系数N决定了波特率的数值。该计数器一般工作在一个频率较高的系统时钟下，当计数到N/时将输出置为高电平，再计数到/2的数值后将输出置为低电平,如此反复即可得到占空比50%的波特率时钟，具体的波特率依赖于所使用的系统时钟频率和N的大小。如系统时钟频率是6 MHz，要求波特率是9 60，则16倍波特率时钟的周期约等于2个系统时钟周期,则计数器取42/2=时，当计数溢出时输出电平取反就可以得到16倍约定波特率
12、的时钟。使用VDL来描述波特率发生器的完整代码如下:Poess（rs，l6。_M）if rst=0 then cout=0;bclkr=0；elsfrisng_dge(clk_4)thenif (cot=20）unt=0；ckri xd_sync=0 hentate=r_cter；r_rea=0；rcnt:=0；elsstat=_strt;r_ready0；end f;whn_cner=ifrsyc=0 hnif coun000” tntte=r_wat；coun:”0000”；eson:=cout+;sta=_cnr；end f；elsestater_sta;end ;whe r_at=if
13、coun110”tenoun：=”0000”; rcntfrmn enste=r_sto;elsestate_ample;end if;elscount：=cu1;statr_wait；end i;hen _sml=rbufs（rn）:rd_sync；ct：rcnt+1；staterwt；whenr_stp=r_ready=1；bu=rbfs；tae=_start；hets=stte=r_sr;ed cas；end ;enprocess；3仿真本设计在Alera Cclone系列的芯片上进行了验证，对发送模块和接收模块的仿真结果分别如图3、图4所示.发送的数据能严格按照串行通信协议进行传输；接
14、收的数据也完全正确。用FPGA设计UAR，可以用片上很少的逻辑单元实现RT的基本功能。与传统设计相比，能有效减少系统的PB面积,降低系统的功耗，提高设计的稳定性和可靠性，充分利用FPGA的剩余资源、并可方便地进行系统升级和移植。图3 发送模块仿真图 接收模块仿真4总结该设计具有很大的灵活性，通过调整波特率发生器的分频参数,就可以使其工作在不同的频率.采用16倍波特率的采样时钟，可以实时有效监测数据的起始位,并对数据位进行中央采样,从而保证了所采样数据的正确性。该模块可以作为一个完整的IP核，灵活地移植进各种型号FPG中,在实际应用时也可嵌入到其他系统中,有很好的借鉴和参考价值。参考文献1。吴厚
15、航，深入浅出玩转PA,北京航空航天大学出版社,203年7月。 2。于斌,melsim电子系统分析及仿真,电子工业出版社，2014年2月. 3潘松 黄继业,ED技术实用教程Verlg版,科学出版社,210年7月4.夏宇闻,erilg数字系统设计教程,北京航空航天大学出版社213年7月 5。康华光，电子技术基础，高教出版社，003. 6李莉,Alter FPG系统设计实用教程,清华大学出版社，2014年1月 7 吴厚航，PGA设计实战演练，清华大学出版社,25年1月课程设计成绩评定表评定项目内容满分评分总分学习态度学习认真，态度端正，遵守纪律。10答疑和设计情况认真查阅资料,勤学好问,提出的问题有
16、一定的深度，分析解决问题的能力较强。4说明书质量设计方案正确、表达清楚;设计思路、实验（论证）方法科学合理；达到课程设计任务书规定的要求;图、表、文字表达准确规范，上交及时。4回答问题情况回答问题准确，基本概念清楚，有理有据,有一定深度。10总成绩采用五级分制:优、良、中、及格、不及格指导教师评语：签名:年月日微系统设计、测试与控制课程大作业之基于G的DDC（数字下变频)的设计与仿真摘 要ABSRACT2第一章 绪论31.1 数字下变频（DDC）研究背景31。 DC概述413 本文研究内容和结构安排第二章 数字下变频(DC）基础理论61 数字下变频器21.1 数字变频的基本原理与结构2.。2影
17、响数字变频器性能的主要因素62.2 数字信号采样理论7。2.1低通信号采样理论72。22带通信号采样理论72.3 数字正交检波2。3.1 低通滤波法9.3.2 多相滤波结构变换法102. 多抽样率数字信号处理理论112。41 整数倍抽取和内插1。42多抽样率系统的恒等变换12。43 多相滤波结构142。5 相关算法介绍6.5。1 CORDC算法162。5.2 FIR滤波器826 本章小结第三章 数字下变频（DC)各模块设计231数字下变频的基本实现方案2032 基于DDS的数控振荡器的设计202.1 混频器模块设计03.2.2D的特点3.3抽取滤波233。4 本章小结25第四章数字下变频器设计
18、验证和逻辑综合24.1基于DDS的数控振荡器的仿真和验证264.2 FI滤波器的仿真和验证24。抽取模块仿真验证84。4 DD整体的仿真和验证294。4.1 MATAB与modelsim仿真2.4.2PG综合报告345本章小结31第五章总结与展望32参考文献3摘 要数字下变频(DiiaDown onvertDD）是将中频信号下变频至零频,且使信号速率降至适宜通用DS器件处理速率的技术.实现这种功能的数字下变频器是软件无线电的核心部分. 本文首先对软件无线电数字下变频的国内外现状进行了分析,然后对于PA实现数字下变频设计的优势作了阐述。基于本论文在PG中实现的结构，结合软件无线电理论基础讨论了的
19、工作原理，给出数字下变频器的常用结构，然后设定整体系统方案,并按功能完成模块划分和接口定义,主要分为混频器、IR低通滤波器及抽取。通过使用erilg和调用部分P核相结合的方法完成多通道DC各个模块的设计与仿真调试,通过Mtla对各模块进行验证，结果表明设计的思想和结构是正确的。基于FGA实现的DD，能充分体现软件无线电系统高的灵活性和宽的适应性，本文所设计的数字下变频系统有一定的通用性。关键字：软件无线电，数字下变频,IR滤波器，FPABRACTitaD Convert（DDC） convetsdiitizdIF data into fltdbsedand da ich call b proe
20、se bya tanad DP microprocssorDD is a core part f SoftwareRaio sysemIhipaper, e DDC curnt thnoly at hme and abroad wa aalzd， and then the adntagesof ig PGA t opletethe eignofDC er descriedThs per s based n thtrutr imemnte n FPGA, combined wth the oftwarai teoetilt scssthe DCs orks, n the ies strctreo
21、f cmndigtl dow overr, ad thset th hole syt soltons, and thn complte t mul iisoand functinal intrfce efinitn，minl dvidd intomixer， FR lowps filter anddecimatinBy sng erilognpart f Icor to mplete the desin adimlatiof multi-cannel DD ommissinin of eahodule，alide b ATLB for ah moule, the resulticat tht
22、he desn adrutu o iningiscorrec.he DC bse nhe FPGA ca show adeqaethe reatleibl and road aaptablity sftwareaioThe DDCystm in thisaerhasdefinit gneralit.eywors： igitdonnvetr, Drectdial ynhsis, FIR filter, FGA第一章 绪论. 数字下变频（DDC）研究背景雷达（adr)是用无线电方法发现目标并测定它们的空间位置、速度等信息的一项非常实用的技术。最初,雷达是为了满足对空监视和武器控制的军事需求而研制的
23、,军事应用使得雷达技术的开发得到各国大量的财政支持.随着科技人员更深入的研究，雷达开始在许多重要的民用场合，如飞机、轮船、宇宙飞船的安全飞行，环境遥感，特别是气象遥感等方面也获得了广泛的应用 邢孟道, 王彤, 李真芳等著. 雷达信号处理基础. 电子工业出版社. 2010: 1-2。在早期的雷达收发系统中，都是采用模拟器件来实现各个功能模块,设计过程中经常会出现温度漂移、增益变化等问题。相对于模拟电路来说,数字电路具有可自检、可编程等优点，上面所述的系统很多部分都已经逐步数字化。在数字化进程中，数字信号处理技术的应用也受到了雷达系统研究工作者的重视，成为相关积累（如FT、数字滤波、脉冲压缩等)、
24、非相关积累（视频积累)、目标检测以及图像处理等功能的技术保证。随着数字信号处理理论的不断成熟和完善,微电子技术的飞速发展，雷达技术和其它的电子信息化技术的发展，尤其是软件无线电技术的兴起,更加方便了雷达数字化系统的实现。在这样的发展趋势下，除了微波发射和射频部分，整个雷达系统将全部由数字电路实现,在数字信号处理的优势能得到全面的发挥的同时,还使具有体制标准化、系统数字化，功能模块化，低功耗，高度开放性以及灵活性等性能,这将成为了现代雷达系统的关键技术和发展趋势 梁剑. 数字化雷达及其发展. 雷达科学与技术. 2008, 6。在现今的高科技发展的时代,人们纷纷打起的信息战和电子战,雷达系统在其中
25、扮演的角色尤为重要。为了能更好的适应现代战争的需求，对现今的雷达系统也提出抗干扰、反隐形，具有高分辨力以及强大的自我生存等能力,高要求的提出，使得雷达信号处理技术的研究也得到了快速的进步。目前雷达信号处理正在由视频处理阶段向中频处理阶段迈进，目的就是实现雷达中频以下的处理全部数字化,采用数字中频技术结合以DSP为基础的软件无线电技术正成为现代雷达领域的一个研究热点。现代雷达处理的数据吞吐量基本在每秒几兆到几十兆复数字，使得雷达信号处理必须具有很高的数据处理能力以及运算速度，实时处理要求很高。如果在中频阶段能够直接对数据进行处理,在保留有用信息的基础上减少信号采样点数，可以有效的降低后续数据处理
26、的压力；同时若能在发射时利用数字的方式提高信号采样频率,减少由于模拟器件带来的不利影响，可以提高系统可靠性和灵活性。基于此提出了本课题数字变频器的设计.1.2 DDC概述软件无线电起源于军事需求，最早的研究和发展也是在军用无线电台中.然而随着软件无线电概念的不断发展和完善,它不仅在军事应用方面受到重视，民用需求如移动通信领域也开始加大对软件无线电技术的研究，已经逐渐成为未来无线电通信发展的方向。192年月，在美国电信系统会议（IEENtion elesystm Conerece）上，JeMitola首次明确提出了软件无线电的概念 钮心忻，杨义先著. 软件无线电技术与应用. 北京邮电大学出版社.
27、 2001, 6,核心思想是搭建具有标准化和模块化特点的一个通用硬件平台,在系统结构相对通用和稳定的前提下，利用软件实现各种功能，使得不同系统之间能够兼容和互联，从而摆脱基于硬件系统结构设计的束缚。由于技术的变化和应用的扩展，目前很难给软件无线电一个严格而全面的定义.但是根据大多同行专家的理解,可以这样定义：软件无线电是将模块化、标准化的硬件单元以总线方式连接成基本平台，并通过软件加载实现各种无线通信功能的一种开放式体系结构.关键思想是：将宽带A/D、D/A尽可能靠近天线,用软件实现尽可能多得无线电功能。现阶段,受各种关键器件特别是AD、A采样速率、工作带宽以及通用SP器件处理速度的限制，用可
28、编程器件和高速数字信号处理器来代替模拟射频电路是很难实现的，数字中频正成为一种经济、适用的选择 王芳. 软件无线电发射机的研究. 西安电子科技大学硕士论文. 2008, 1。数字下变频的处理方式是将雷达回波中频信号下变频至零中频，并降低数据采样速率。数字上下变频器在这里起到了连接基带P与ADC/DAC后端器件的作用,它们的目的是把信号的频谱搬移到更高或更低的频率上，改变数据速率,这样能在很大程度上降低对D/DA转换器以及DSP器件性能的要求，便于实现和降低成本。数字下变频不仅在军、民无线通信中获得了应用，而且在其他领域例如电子战，雷达Walke, R.L, Dudley.J, Sadler.D
29、. An FPGA based digital radar receiver for Soft Radar. Conference Record of the Asilomar Conference on Signals. Systems and Computers. v1, 2000: 73-77,信息化家电等领域也得到推广。数字下变频是软件无线电核心技术之一,数据运算量最大,也是最难完成的部分。目前,实现方案主要有三种.第一种方案是使用S数字信号处理芯片，该方案的优点是灵活性高、适应性强，但会受到处理速度等因素的制约,适合于数据速率比较低的各种处理.第二种方案是使用FA来实现，可以采用并行
30、或者串行的工作方式,在处理速度上优于DSP芯片，灵活性上优于ASIC设计，但消耗的硬件资源比较多。第三种方案是利用ASIC来完成数字下变频的功能,该方案具有计算速度快，单片成本低等优点 王宇峰. 数字下变频的前端设计. 湖南大学硕士论文. 2010, 4。现在市场上成熟的数字下变频芯片则有Inrsil公司的HP501，I公司的AD6640 AD9957 Data Sheet. Analog Devices. 等,它们的功能已经不仅仅是简单的“数字下变频”。.3 本文研究内容和结构安排在硬件设计方面,整个设计采用自顶向下的模块化设计思想,首先确定整体的设计方案，然后对构成系统级C 各个模块的实现
31、方案进行了理论研究并使用部分IP核进行设计和仿真，最后对数字下变频器的整体进行仿真和分析；在软件仿真方面，使用ATLAB 仿真数据的频谱来验证设计系统的正确性。具体结构安排如下：第一章绪论首先介绍了本课题的研究背景和意义，包括软件无线电的基本理论、数字上下变频技术的发展概况。概述了本文的研究内容以及各章节的内容安排。第二章 数字变频器的基本理论。本章首先阐述了数字上下变频技术的原理以及影响其性能的主要因素,其次讨论了信号采样理论、数字正交检波技术、多抽样率数字信号处理理论以及数字滤波算法等数字变频的基本理论知识,为数字上下变频技术的设计和实现做理论上的准备。第三章数字下变频器各模块设计。这一章
32、主要介绍了数字下变频的整体设计方案及各个功能模块的具体实现方案,包括数控振荡器、混频器、滤波器以及抽取等各模块设计方案的制定.第四章 数字下变频器设计验证和逻辑综合。阐述整个设计过程所用到的验证方法，分模块给出了RT级设计仿真结果，并分析验证功能的正确性。接着对比并分析了整体的Maab仿真结果和desi的仿真结果.最后介绍了芯片逻辑综合的流程、优化方法以及综合策略,利用sign opiler完成芯片的逻辑综合，并给出综合报告。第五章 结束语。对全文作总结和展望，并给出了不足以及今后的工作方向.第二章 数字下变频(DC）基础理论目前，数字化雷达技术正由视频阶段向中频阶段迈进，在中频阶段实现雷达信
33、号处理数字化 丁拉拉. 航海雷达中频信号的数字化接收和滤波处理. 大连海事大学硕士论文. 2011, 7已经逐渐成为一种发展趋势。实现数字下变频这一技术与数字信号处理的理论与算法息息相关,数字信号处理技术成为设计数字变频器的关键.本章主要对数字下变频的设计理论进行讨论和分析,以便为后续的设计做准备.2.1数字下变频器21。1 数字变频的基本原理与结构数字下变频器 (DDC)的主要作用是将输入的雷达回波中频数字信号下变频到数字零中频,从中提取所需要的窄带信号,并降低数据的采样速率。图.1为基本的数字下变频结构图。模拟中频信号通过ADC采样得到宽带数字中频信号，输入先与数控振荡器产生的两路正交本振
34、信号相乘,生成I/Q两路包含谐波的调制信号,为了得到低速的基带信号,需要进行抽取滤波.图21 数字下变频结构图2。1.2影响数字变频器性能的主要因素以前基本上采用模拟电路来实现变频器，但这种方法会受各种硬件误差的影响,包括混频器失配、本振信号不是准确90正交、增益失配、直流漂移或I/两支路信号的频率响应不匹配。与模拟变频器相比，数字变频器可提供几种得益。数字变频器避免了这些问题，频率步进、频率间隔等也具有比较理想的性能,在控制和配置更新方面也是模拟变频器无法比拟的，但是它对D采样时钟的相位噪声、AD的非线性和数学舍入噪声敏感，运算速度会受到硬件电路处理能力的限制，并且对A的最高采样速率也有了限
35、制。为了实现最大性能需要注意以下几个因素的影响 杨星. 数字中频技术的研究和FPGA实现. 电子科技大学硕士论文. 2009, 5：(1) 数控本地振荡器所产生的正交本振信号的频谱纯度；（2） 数字混频器的运算精度；(3）滤波器系数二进制表示的精度以及各种滤波器的运算精度；(4）滤波器的阶数;(5）数字变频器的系统处理速度。影响前三点的根本原因是有限字长效应，它带来了数控本振的相位截断效应，同时也给所有模块带来了样本值近似效应,根据截断和近似的程度，系统的整体性能会受到不同程度地影响.要提高整个系统的性能,就要增加运算字长，但字长不可能无限加宽,这就需要在性能和硬件资源开销之间作一个折衷。在处
36、理速度这个问题上，可以利用两种手段提高系统处理速度，用规模换取速度或者采用优化算法.总的来说,性能的提高是以资源的消耗为代价 崔文. 基于FPGA的数字上下变频器的研究和实现. 西安电子科技大学硕士论文. 2006, 1。2。2数字信号采样理论。2。低通信号采样理论19年，奈奎斯特指出了如果对带宽在0的某一有限连续信号进行抽样,当抽样的速率达到一定的数值时,就可以根据这些抽样值在输出端准确的还原原始信号。为了保证恢复的原信号不发生“半波损失”,采样率至少应该为信号最高频率的两倍,这就是著名的Nyquis采样定理，也称为香农定理。对于某一带限信号以大于或等于uis采样率的采样频率对信号进行抽取，
37、采样后的数字信号完整的保留了原始信号中的信息,原始信号可以精确地从采样点恢复。采样定理实现了用离散的采样值来代替时域连续的模拟信号，并给出了理论上的采样下限,但是考虑到信号的频谱不是锐截止的，最高截止频率以上还有较小的高频分量，为此可选择4倍的最大频率 丁美玉, 高西泉著. 数字信号处理. 西安电子科技大学出版社. 2000, 12。另外，可以在采样之前加一保护性的低通滤波器，滤去高于的一些无用的高频分量以及其他的一些杂散信号。Nyquis采样定理是数字信号处理中最基本的定理，它将贯穿着数字信号处理的始终，从下面的分析中将进一步体现这一点。.2。2 带通信号采样理论在雷达的应用领域中,信号的频
38、带常常限制在(,）上，虽然可以依据Nis采样定理以大于进行采样，但是若信号带宽(）远小于，这样的采样率很高,造成数据率过高、数据量过大,以至于后级无法实现.这时并不需要让采样的频率高于两倍的最高截止频率，可以按照带通采样定理来确定抽样频率. 带通采样定理：假设一个频带在（，）范围的模拟信号，如果其采样率满足： 式（21)而其中取满足以下条件的整数：且 式（）若原信号和相邻边带之间的频带间隔相等 郑小姣. 雷达中频信号的数字化采集处理. 大连海事大学硕士学位论文. 2010, 06，采样率还可以这样表示: 式（2)式中满足()的最大整数，则用进行等间隔采样时，得到的信号采样值能准确地恢复原信号。
39、假设有一信号fH =2NB，上截止频率为带宽的整数倍，若按照低通采样定理，则采样速率为NB，抽样后的频谱不会发生混叠，无论采用带通还是低通滤波器均能无失真的恢复原始信号，但显然采样带通滤波器的时候的采样速率（=2)远远低于低通采样定理的要求。一般来说，当带通信号的带宽大于信号的最低频率时，可将其看作为低通信号进行处理，使用低通采样定理进行抽样，而不满足上述条件的时候，采用带通采样定理。带通采样定理要满足以下条件：信号不能同时存在在不同的频带上,意思就是说一个频带上只能有一个信号，否则采样后将会出现信号混叠 张高毅. 中频直接带通采样数字相关器的研究. 电子科技大学硕士学位论文. 2006。在这个前提条件下,对某一信号采样，可以在此之前级联一个与之对应的中心频率上的跟踪滤波器，这样就可出感兴趣的带通信号,然后再进行采样，就能够防止混叠的发生 何远欣. 数字下变频的FPGA技术的研究. 华中科技大学硕士学位论文. 2010 D.M.Akos, J.B.Tsui. Direct Bandpss Sampling of Multiple DistinSignals. IEEE Transaction