《2023年集成电路基础知识.pdf》由会员分享，可在线阅读，更多相关《2023年集成电路基础知识.pdf（3页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、集成电路技术发展趋势 目前,以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表 的 传 统 工 业 成 为 第 一 大 产 业,成 为 改 造 和 拉 动 传 统 产 业 迈 向 数 字 时 代 的 强大引擎和雄厚基石。1999 年全球集成电路的销售额为 1250 亿美元,而以集成电路为核心的电子信息产业的世界贸易总额约占世界 GNP 的 3%,现代经济发展的数据表明,每 l2 元的集成电路产值,带动了 10 元左右电子工业产值的形成,进而带动了 100 元 GDP 的增长。目前,发达国家国民经济总产值增长部分的 65%与集成电路相关；美国国防预算中的电子含量已占据了半壁江山(200
2、1年为 43.6%)。预计未来 10 年内,世界集成电路销售额将以年平均 15%的速度增长,2010 年将达到 60008000 亿美元。作为当今世界经济竞争的焦点,拥有自主版权的集成电路已日益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。集成电路的集成度和产品性能每 18 个月增加一倍。据专家预测,今后 20年左右,集成电路技术及其产品仍将遵循这一规律发展。集 成 电 路最 重 要的 生产 过 程 包括:开 发 EDA(电 子 设计 自 动化)工具,利 用EDA进行集成电路设计,根据设计结果在硅圆片上加工芯片(主要流程为薄膜制造、曝光和刻蚀),对加工完毕的芯片进行测试,
3、为芯片进行封装,最后经应用开发将其装备到整机系统上与最终消费者见面。20 世纪 80 年代中期我国集成电路的加工水平为 5 微米，其后，经历了 3、1、0.8、0.5、0.35 微米的发展，目前达到了 0.18 微米的水平，而当前国际水平为 0.09 微米（90 纳米），我国与之相差约为 2-3代。（1）设计工具与设计方法。随着集成电路复杂程度的不断提高，单个芯片容纳器件的数量急剧增加，其设计工具也由最初的手工绘制转为计算机辅助设计（CAD），相应的设计工具根据市场需求迅速发展，出现了 专门的 EDA工具供应商。目前，EDA 主要市场份额为美国的 Cadence、Synopsys 和 Ment
4、or等少数企业所垄断。中国华大集成电路设计中心是国内唯一一家 EDA 开发和产品供应商。由于整机系统不断向轻、薄、小的方向发展，集成电路结构也由简单功能转向具备更多和更为复杂的功能，如彩电由 5 片机到 3 片机直到现在的单片机，手机用集成电路也经历了由多片到单片的变化。目前，SoC作为系统级集成电路，能在单一硅芯片上实现信号采集、转换、存储、处理和 I/O 等功能，将数字电路、存储器、MPU、MCU、DSP 等集成在一块芯片上实现一个完整系统的功能。它的制造主要涉及深亚微米技术，特殊电路的工艺兼容技术，设计方法的研究，嵌入式 IP 核设计技术，测试策略和可测性技术，软硬件协同设计技术和安全保
5、密技术。SoC 以 IP 复用为基础，把已有优化的子系 统 甚 至 系 统 级 模 块 纳 入 到 新 的 系 统 设 计 之 中,实 现 了 集 成 电 路 设 计 能 力 的第 4 次飞跃。(2)制造工艺与相关设备。集成电路加工制造是一项与专用设备密切相关的技术,俗称一代设备,一代工艺,一代产品。在集成电路制造技术中,最关键的是薄膜生成技术和光刻技术。光刻技术的主要设备是曝光机和刻蚀机,目前在 130nm 的节点是以 193nmDUV(Deep Ultraviolet Lithography)或是以光学延展的 248nmDUV 为主要技术,而在 l00nm 的节点上则有多种选择:157nm
6、 DIJV、光学延展的 193nm DLV 和 NGL。在 70nm 的节点则使用光学延展的 157nm DIJV 技术或者选择 NGL 技术。到了 35nm 的节点范围以下,将是 NGL 所主宰的时代,需要在 EUV 和 EPL 之间做出选择。此外,作为新一代的光刻技术,X 射线和离子投影光刻技术也在研究之中。(3)测 试。由于系统芯 片(SoC)的测 试成本几 乎占芯片成 本 的一半,因此未来集成电路测试面临的最大挑战是如何降低测试成本。结构测试和内置自测试可大大缩短测试开发时间和降低测试费用。另一种降低测试成本的测试方式是采用基于故障的测试。在广泛采用将不同的IP 核集成在一起的情况下,
7、还需解决时钟异步测试问题。另一个要解决的问题是提高模拟电路的测试速度。(4)封装。电子产品向便携式/小型化、网络化和多媒体化方向发展的市场需 求 对 电 路 组 装 技 术 提 出 了 苛 刻 需 求,集 成 电 路 封 装 技 术 正 在 朝 以 下 方 向 发展:裸芯片技术。主要有 COB(ChipOI1Board)技术和 Flip Chip(倒装片)技术两种形式。微组装技术。是在高密度多层互连基板上,采用微焊接和封装工艺组装各种微型化片式元器件和半导体集成电路芯片,形成高密度、高速度、高可靠的三维立体机构的高级微电子组件的技术,其代表产品为多芯片组件(MCM)。圆片级封装。其主要特征是：
8、器件的外引出端和包封体是在已经过前工序的硅圆片上完成,然后将这类圆片直接切割分离成单个独立器件。无焊内建层(Bumpless Build-Up Layer,BBLIL)技术。该技术能使 CPIJ内集成的晶体管数量达到 10 亿个,并且在高达 20GHz 的主频下运行,从而使CPU 达到每秒 1 亿次的运算速度。此外,BBUL 封装技术还能在同一封装中支持多个处理器,因此服务器的处理器可以在一个封装中有2 个内核,从而比独立封装的双处理器获得更高的运算速度。此外,BBUL 封装技术还能降低 CPIJ的电源消耗,进而可减少高频产生的热量。(5)材料。集成电路的最初材料是锗,而后为硅,一些特种集成电
9、路(如光电器件)也 采用三 五族(如砷化 镓)或二 六族 元 素(如硫 化镉、磷化 铟)构 成的 化合物半导体。由于硅在电学、物理和经济方面具有不可替代的优越性,故目前硅仍占据集成电路材料的主流地位。鉴于在 同样芯片面积的情况下,硅圆片直径越大,其经济性能就越优越,因此硅单晶材料的直径经历了 1、2、3、5、6、8英寸的历史进程,目前,国内外加工厂多采用 8 英寸和 12 英寸硅片生产,16 和18 英寸(450mm)的硅单晶及其设备正在开发之中,预计 2016 年左右 18 英寸硅片将投入生产。此 外,为 了 适 应 高 频、高 速、高 带 宽 的 微 波 集 成 电 路 的 需 求,SoI
10、(Silicon-on-Insulator)材 料,化 合 物 半 导 体 材 料 和 锗 硅 等 材 料 的 研 发 也 有 不 同程度的进展。(6)应用。应用是集成电路产业链中不可或缺的重要环节,是集成电路最终进入消费者手中的必经之途。除众所周知的计算机、通信、网络、消费类产品的应用外,集成电 路 正在不断开 拓新的应 用领域,诸 如微机电 系 统,微光机 电系统,生物芯片(如 DNA 芯片),超导等。这些创新的应用领域正在形成新的产业增长点。(7)基 础 研 究。基础 研 究的主 要内 容是 开发 新原理 器件,包 括:共振 隧穿器件(RTD)、单电子晶体管(SET)、量子电子器件、分子电子器件、自旋电子器件等。技术的发展使微电子在 21 世纪进入了纳米领域,而纳电子学将为集成电路带来一场新的革命。