《集成电路后端设计简介.ppt》由会员分享，可在线阅读，更多相关《集成电路后端设计简介.ppt（75页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、集成电路后端集成电路后端设计简介设计简介第一部分第一部分简单导言简单导言集成电路的发展集成电路的发展o集成电路（IC：Integrated Circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，“集成”在一块半导体晶片上，并封装在一个外壳内，执行特定电路或系统功能的一种器件。o1965年，Intel公司创始人之一的Gorden E.Moore博士在研究存贮器芯片上晶体管增长数的时间关系时预测，芯片上晶体管数目每隔18个月翻一番或每三年翻两番，这一关系被称为摩尔定律摩尔定律(Moores Law)集成电路的分类集成电路的分类集成
2、电路设计方法集成电路设计方法o全定制方法（Full-Custom Design Approach）n适用于要求得到最高速度、最低功耗、最省面积和最高成品率的芯片设计n完全是由用户设计师根据所选定的生产工艺按自己的要求独立地进行集成电路产品设计，这样可以使所设计的电路具有尽可能高的工作速度、尽可能小的芯片面积和满意的封装n针对每个晶体管进行电路参数和版图优化，以获得最佳的性能(包括速度和功耗)以及最小的芯片面积。由于这种设计方法版图布局和布线都要用人工布置得尽可能紧凑，所以设计过程要花费大量的人力物力和时间。不仅开始设计时如此，检验和改正设计错误也是非常艰巨的工作o半定制方法（Semi-Cust
3、om Design Approach）n是一种库单元设计方法n各个单元具有同一高度(指版图尺寸)，但宽度不等。单元本身经过精心设计，并完成了设计规则检查和电学性能验证n设计者将所需要的单元从标准单元库中调出来，并排列成行，行间留有可调整的布线通道。再按设计电路的功能要求将各内部单元以及输入/输出单元连接起来，就得到所需的芯片版图第二部分第二部分CMOS原理原理MOS晶体管的基本结构晶体管的基本结构1.MOS（金属-氧化物-半导体）场效应晶体管，简称为MOS管（或器件），其核心结构是由导体、绝缘体与构成管子衬底的掺杂半导体这三层材料叠在一起组成的。2.根据形成导电沟道的载流子的类型，MOS管被分
4、为NMOS和PMOS。MOS晶体管实际是由两个PN结和一个栅电容组成的，包括Cgs、Cgd、Cgb。3.在MOS结构中，栅极为控制电极，它控制着漏和源之间沟道的电流。4.早期的栅极材料采用的就是良导体金属铝。5.当代先进的MOS工艺都采用多晶硅作为栅极导电材料。6.所谓的CMOS则表示这样一种工艺和电路，其中nMOS和pMOS两种类型的MOS管制作在同一芯片上。N型型MOS管物理结构和电路符号管物理结构和电路符号P型型MOS管物理结构和电路符号管物理结构和电路符号MOS晶体管的基本工作原理晶体管的基本工作原理 1.从漏到源是两个背对背的二极管。它们之间所能流过的电流就是二极管的反向漏电流。2.
5、如果把源漏和衬底接地，在栅上加一足够高的正电压，从静电学的观点看，这一正的栅电压将要排斥栅下的P型衬底中的可动的空穴电荷而吸引电子。3.引起沟道区产生强表面反型的最小栅电压，称为阈值电压VT。MOS晶体管的基本工作原理晶体管的基本工作原理1.根据阈值电压不同，常把MOS器件分成增强型和耗尽型两种器件。对于N沟MOS器件而言，将阈值电压VT0的器件称为增强型器件，阈值电压VT0的器件，称为耗尽型器件。2.PMOS器件和NMOS器件在结构上是一样的，只是源漏衬底的材料类型和NMOS相反，工作电压的极性也正好相反。MOS晶体管性能分析晶体管性能分析 (a)VgsVT,Vds=0V(b)VgsVT,V
6、dsVT,VdsVgs-VTMOS晶体管性能分析晶体管性能分析 1.在电学上MOS管作为一种电压控制的开关器件。2.当栅-源电压Vgs等于开启电压VT时，该器件开始导通。当源-漏间加一电压Vds以及 Vgs=VT时，由于源-漏电压和栅-衬底电压而分别产生的电场水平和垂直分量的作用，沿着沟道就出现了导电。源-漏电压（即Vds0）所产生的电场水平分量起着使电子沿沟道向漏极运动的作用。随着源-漏电压的增加，沿沟道电阻的压降会改变沟道的形状MOS晶体管性能分析晶体管性能分析（3）当有效栅电压（VgsVT）比漏极电压大时，随着Vgs的增加，沟道变得更深，这时沟道电流Ids既是栅极电压也是漏极电压的函数，
7、习惯上称这个区域为“线性”区，或“电阻”区，或“非饱和”区。（4）如果Vds大于VgsVT；即，当VgdVT（Vgd为栅-漏电压）时，沟道不再伸展到漏极，处于夹断状态。在这种情况下，导电是由于正漏极电压作用下电子的漂移机理所引起的。MOS晶体管性能分析晶体管性能分析（5）在电子离开沟道后，电子注入到漏区耗尽层中，接着向漏区加速。沟道夹断处的电压降不变，保持在VgsVT，这种情况为“饱和”状态。这时沟道电流受栅极电压控制，几乎与漏极电压无关。（6）影响源极流向漏极（对于给定的衬底电阻率）的漏极电流Ids大小的因素有：1、源、漏之间的距离；2、沟道宽度；3、开启电压VT；4、栅绝缘氧化层的厚度；5
8、、栅绝缘层的介电常数；6、载流子（电子或空穴）的迁移率。MOS晶体管性能分析晶体管性能分析一个MOS管的正常导电特性可分为以下几个区域：（1）“夹断”区：这时的电流是源漏间的泄漏电流；（2）“线性”区：弱反型区，这时漏极电流随栅压线性增加；（3）“饱和”区：沟道强反型，漏极电流与漏极电压无关。当漏极电压太高时，会发生称为雪崩击穿或穿通的非正常导电情况。在这两种情况中，栅极电已不能对漏极电流进行控制。MOS晶体管性能分析晶体管性能分析描述NMOS器件在三个区域中性能的理想表达式为：0 （a）截止区Ids VgsVT0 （b）线性区 0VgsVT Vds （c）饱和区MOS器件电压器件电压-电流特
9、性电流特性 N型MOS管和P型MOS管工作在线性区和饱和区时的电压-电流特性曲线：简单MOS管的工艺步骤oAl栅工艺oSi栅工艺（自对准）Al栅工艺（以NMOS为例）（1）一次氧化（2）S、D区扩散、氧化（3）光刻栅区（4）栅氧化（5）光刻引线孔（6）蒸铝、反刻、合金化Si栅工艺（以NMOS为例）（1）一次氧化 （8）光刻引线孔（2）光刻有源区 （9）蒸铝、反刻、合金化（3）栅氧化（4）生长多晶硅（5）光刻栅极（6）S、D掺杂（7）氧化第三部分第三部分简单门电路的版图绘制简单门电路的版图绘制CMOS反相器的工作原理反相器的工作原理 oCMOS反相器是CMOS门电路中最基本的逻辑部件，大多数的逻
10、辑门电路均可通过等效反相器进行基本设计，再通过适当的变换，完成最终设计。所以，基本反相器的设计就成为逻辑部件设计的基础。CMOS反相器电路图 它由一个NMOS晶体管和PMOS晶体管配对构成，两个器件的漏极相连作为输出，栅极相连作为输入。NMOS晶体管的衬底与它的源极相连并接地，PMOS晶体管的衬底与它的源极相连并接电源。CMOS反相器器件物理结构剖面图 图中在N型硅衬底上专门制作一块P型区域，用来制作NMOS管，在N型衬底上制作PMOS管。为了防止源/漏区域衬底出现正偏置，通常N型衬底要借电路中的最低电位，N阱应接电路中最高的电位。为保证电位接触良好，必须形成欧姆接触，在接触点采用重掺杂结构。
11、CMOS反向器的工作原理 如果分别定义n沟道和p沟道晶体管的阈值电压为VTn(如0.7V)和VTp(如0.7V)。在Vi0时，因为Vi0.7V，n沟道晶体管截止；但因为Vi0VTp(0.7V)，故p沟道晶体管导通，所以Vo=VDD。当Vi升高使得n沟道晶体管的栅极电压超过VTn时，它开始导通，其电流流过P沟道晶体管。若再继续增加Vi，将使P沟道器件的栅源之间电压接近于P沟道阈值电压VTp，甚至低于VTp，最后导致它截止，此时ViVDD,Vo=VSS（0V）。值得指出的是，任一种逻辑状态，不管是Vi为VDD或为VSS，两个晶体管必有一个截止。因此，在任一逻辑状态下，只有非常小的电流从VDD流向V
12、SS，所以耗电很少。对高密度应用来说，CMOS的低功耗是它最重要的优点。垂直走向MOS管结构 水平走向MOS管结构 金属线从管子中间穿过的水平走向MOS管结构 金属线从管子上下穿过的水平走向MOS管结构 有多晶硅线穿过的垂直走向MOS管结构 与非门和或非门电路与非门和或非门电路二输入与非门 电路图如下：与非门和或非门电路与非门和或非门电路与非门工作原理：与非门工作原理：对于与非门，当INA（INB）为低电平时，M2（M1）导通，M3（M4）截止，形成从VDD到输出OUT的通路，阻断了OUT到地的通路。这时相当于一个有限的PMOS管导通电阻（称为上拉电阻）和一个无穷大的NMOS管的截止电阻（尽管
13、有一个NMOS管在导通态，但因为串联电阻值取决于大电阻，从OUT看进去的NMOS管电阻仍是无穷大）的串联分压电路，输出为高电平（VDD）。如果INA和INB均为高电平，使得两个NMOS管均导通，两个PMOS管均截止，形成了从OUT到地的通路，阻断了OUT到电源的通路，呈现一个有限的NMOS导通电阻（称为下拉电阻，其值为单个NMOS管导通电阻的两倍）和无穷大的PMOS管截止电阻的分压结果，输出为低电平。与非门和或非门电路与非门和或非门电路二输入或非门电路图如下：与非门和或非门电路与非门和或非门电路或非门工作原理：对于或非门，由类似的分析可知，当INA和INB同时为低电平时，分压的结果使得输出为高
14、电平，当INA和INB有一个为高电平或两个都为高电平时，MOS管电阻分压的结果是输出为低电平。只不过两个NMOS管全导通时（并联关系）的等效下拉电阻是单管导通电阻的一半。与非门和或非门版图与非门和或非门版图与非门版图：与非门和或非门版图与非门和或非门版图或非门版图：或非门版图：CMOS传输门CMOS传输门电路图：CMOS传输门CMOS传输门工作原理：从MOS晶体管的基本工作原理我们已经知道：当MOS管的表面形成导电沟道后,器件源漏极之间就呈现低电阻连通；反之，如果MOS管截止，器件的源漏就呈现高电阻断开，因此MOS器件是一个典型的开关。当开关打开的时候，就可以进行信号传输，这时将它们称为传输门
15、。CMOS传输门CMOS传输门工作原理：在图中的CMOS传输门采用了P管和N管对，控制信号和C分别控制P管和N管，使两管同时关断和开通。由于PMOS管对输入信号S高电平的传输性能好，而NMOS管对输入信号S低电平的传输性能好，从而使信号S可以获得全幅度的传送而没有电平损失。CMOS传输门CMOS传输门版图：驱动电路驱动电路o任何一个逻辑门都有一定的驱动能力，当它所要驱动的负载超过了它的能力，就将导致速度性能的严重退化。设计者可根据负载大小以及脉冲边沿的要求决定驱动级器件尺寸，如果驱动级尺寸很大且和前级功能电路的驱动能力不相匹配，应该在两者之间加一些缓冲级，以达到最佳匹配。o由于驱动电路的管子W
16、/L较大，所以往往采用折线栅和并联管子的方法以减少面积。下图就是驱动电路常用的一个大宽长比的非门版图。驱动电路驱动电路大宽长比非门版图：IO单元、无源器件及互连线的设计单元、无源器件及互连线的设计 任何一种设计技术，版图结构都需要焊盘输入/输出单元（I/OPAD）。承担输入、输出信号接口的I/O单元就不再仅仅是焊盘（Pad），而是具有一定功能的功能块。这些功能块担负着对外的驱动，内外的隔离、输入保护或其他接口功能。输入电路o输入单元主要承担对内部电路的保护，一般认为外部信号的驱动能力足够大，输入单元不必具备再驱动功能。因此，输入单元的结构主要是输入保护电路。o一般来讲输入电路是由压焊快(PAD
17、)、电阻R、两个二极管和反相器组成。输入电路（1）通过D1、D2两个二极管使得输入管信号被钳制在GND-0.7vVDD+0.7v之间。（2）D1称为上拉二极管，相对电源起到保护作用。（3）D2称为下拉二极管，相对地起到保护作用。输出电路o输出单元的主要任务是提供一定的驱动能力，防止内部逻辑过负荷而损坏。另一方面，输出单元还承担了一定的逻辑功能，单元具有一定的可操作性。与输入电路相比，输出单元的电路形式比较多o输出电路一般由一级或两级反相器组成输出电路o一级反相：顾名思义，反相输出就是内部信号经反相后输出。这个反相器除了完成反相的功能外，另一个主要作用是提供一定的驱动能力。o构成这个反相器版图的
18、NMOS和PMOS管的尺寸应该比较大。输出电路二级反相：也就是由两个反相器，内部信号是同相输出的。无源器件1、集成电阻2、集成电容互连线1、金属线互连 金属线互连主要用于传输电流密度大的地方。在版图中远距离连线采用的是金属线，电源线和地线一般也采用金属连线。2、扩散区连线 扩散区连线仅限于短而宽的连线。3、多晶硅连线 多晶硅连线也仅限于短而宽的连线。第四部分第四部分版图几何设计规则版图几何设计规则版图几何设计规则版图几何设计规则 版图几何设计规则可看作是对光刻掩模版制备要求。一般来讲，设计规则反映了性能和成品率之间可能的最好的折衷。规则越保守，能工作的电路就越多(即成品率越高)；然而，规则越富
19、有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。版图几何设计规则版图几何设计规则（1）微米规则（2）规则 版图几何设计规则版图几何设计规则 大部分设计规则都可以归纳入以下描述的四种规则之一。（1）最小宽度（2）最小间距（3）最小包围（4）最小延伸版图几何设计规则版图几何设计规则设计规则（硅栅）举例：版图几何设计规则版图几何设计规则版图几何设计规则版图几何设计规则版图几何设计规则版图几何设计规则版图几何设计规则版图几何设计规则版图几何设计规则版图几何设计规则版图几何设计规则版图几何设计规则第五部分版图设计流程o版图设计是制造集成电路的基础。计算机辅助的版图设计将电路中
20、所有元器件及其相互连接转换成能进行芯片光刻加工、正确可靠的掩模图形数据。专门的掩模制备公司利用所提供的数据，制备出符合流片需要的多层掩模。版图设计o版图的构成 （1）版图由多种基本的几何图形所构成。（2）常见的几何图形有：矩形（rectangle）、多边形（polygon）、等宽线(path和wire)、圆形（circle）等。（3）版图设计软件常采用两种长度单位用户单位或数据单位。用户单位以长度的自然单位为单位，如以m或mil为单位。数据单位则以数据库中所使用的长度单位为单位。（4）在版图设计中所使用图形编辑器，可以在终端上实现版图的制作、修改和编辑管理。版图设计o版图布局布线 （1）布局就
21、是将组成集成电路的各部分合理地布置在芯片上。布局是一个嵌套的过程。（2）布局有层次，即器件级的布局、基本单元级的布局，功能块级的布局。（3）布线就是按电路图给出的连接关系，在版图上布置元器件之间、各部分之间的连接。版图设计o单元和单元库的建立 （1）在版图设计阶段，无论是全定制还是半定制版图设计一定都会用到单元或单元库。（2）单元库实际上包含了四种符号：符号(symbol view)抽象图(abstract view)线路图(schematic view)版图(layout view)版图设计o单元和单元库的建立 （3）每一单元库都应与一定的工艺数据相联系，这些数据放在所谓的“工艺文件”(Te
22、chnology File)中，无论是建立标准单元库还是在布局布线阶段，都要用到Technology File 版图设计o单元和单元库的建立（4）Technology File定义设计所需的全部物理信息，其中包括：各层的颜色、线型、显示或绘图设备；单层和双层性质；视图(view)及其性质；物理设计规则；所有器件，包括晶体管、接触、引脚；器件可以是通用的，也可自定义的。版图设计流程版图设计流程缩略语简介缩略语简介oDesign Rule Checking(DRC)oElectrical Rule Checking(ERC)oLayout versus Schematic Checking(LVS
23、)oLayout Parameter Extraction(LPE)设计规则检查设计规则检查(DRC)(DRC)1、由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则，这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。2、不同的工艺，就有不同的设计规则。设计者只能根据厂家提供的设计规则进行版图设计。3、严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化 电学规则检查（电学规则检查（ERCERC）一个仅仅满足了几何设计规则的版图不一定就是能够工作或者是满足电路性能指标的。大量版图的设计与元器件的参数和电路的性能相关，因此，版图设计一个重要方面是电学规则。版图与电路图一致性检查版图与电路图一致性检查(LVS)(LVS)在进行完了设计规则检查和电学检查之后，重要的一步是版图与电路图一致性检查。最终，设计的版图所对应的电路必须与原始设计和模拟时所采用的电路在表示连接关系和元器件参数完全一致寄生参数提取寄生参数提取(LPE)(LPE)我们在绘制版图的时候不可避免的会引入寄生参数，严重的时候会使版图失效，所以作为版图设计人员还要对寄生参数进行提取，再将提取的寄生参数回代到原电路设计中再模拟。这个再模拟的过程我们称之为“后仿”