《第六章-任意进制计数器的构成3、寄存器课件.ppt》由会员分享，可在线阅读，更多相关《第六章-任意进制计数器的构成3、寄存器课件.ppt（46页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电子技术基础数字电子技术基础阎石主编（第五版）阎石主编（第五版）信息科学与工程学院基础部信息科学与工程学院基础部异步复位法异步复位法（异步置零）（异步置零）计数到计数到M M时，清时，清0 0，写写S SM M=（）2 2，全部，全部Q Q为为1 1的端相与非的端相与非 利用异步复位端利用异步复位端 ，跳过多余状态，实现任意进制计数。，跳过多余状态，实现任意进制计数。【】内容内容回顾回顾四、任意进制计数器的构成方法四、任意进制计数器的构成方法1.MN的情况的情况3（2 2）当）当M为素数时，不能分解为为素数时，不能分解为M1和和M2，采用整体清，采用整体清0/0/整体置数方式。整体置数方式
2、。首先将两片首先将两片N进制计数器按串行进位方式或并行进进制计数器按串行进位方式或并行进位方式联成位方式联成NN M 进制计数器，再按照进制计数器，再按照MN的置零的置零法和置数法构成法和置数法构成M进制计数器。进制计数器。此方法适合任何此方法适合任何M进制进制（可分解和不可分解）计数器的构成。（可分解和不可分解）计数器的构成。4【例例】用用7416074160实现实现100100进制计数器。进制计数器。(1)并行进位，并行进位，M=100=10*10。CLK计数输入计数输入进位输出进位输出111C1 2 3 4 5 61112 131415 16177 89 10Q0Q1Q2Q3EPCLK7
3、4160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D35【例例】用用7416074160实现实现100100进制计数器。进制计数器。(2)串行进位，串行进位，M=100=10*10。CLK计数输入计数输入？思考：思考：为什么进位端要加一个反相器？为什么进位端要加一个反相器？不加会有什么结果？不加会有什么结果？111Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D316CLK1 2 3 4 5 61112 131415 16177 89 101819 2021C为什
4、么进位端要加一个反相器？不加会有什么结果？为什么进位端要加一个反相器？不加会有什么结果？7【例例】用用7416074160实现实现2424进制计数器。进制计数器。整体置零法整体置零法（并行）（并行）进位输进位输出出COM=24，在，在SM=S24=0010 0100处反馈清零。处反馈清零。CLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3118【例例】用用7416074160实现实现2424进制计数器。进制计数器。整体置零法整体置零法（串行）（串行）M=24，在，在SM=S24=0010
5、0100处反馈清零。处反馈清零。进位输进位输出出COCLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31119【例例】试利用置零法和置数法由两片试利用置零法和置数法由两片74LS161构成构成53进进制加法计数器。制加法计数器。解：用整体法先将两片解：用整体法先将两片74LS161构成构成256进制（进制（1616进制），该进制），该256进制计数器实际为二进制计数器进制计数器实际为二进制计数器(28),6.3.2 计数器计数器注意！注意！故若由故若由74LS161构成构成53进制计数器进
6、制计数器，先要将先要将53化成二进制数码，化成二进制数码，再根据整体置数法或整体置零法实现再根据整体置数法或整体置零法实现53进制。进制。10253 余余 1 K0262 余余 0 K1132 余余 1 K262 余余 0 K332 余余 1 K41转换过程：转换过程：(53)D=()B例：例：11 0101商为商为02 余余 1 K4011【例例】试利用试利用置零法置零法和置数法由两片和置数法由两片74LS161构构成成53进制加法计数器。进制加法计数器。解：若由解：若由74LS161构成构成53进制计数器，其构成的进制计数器，其构成的256进进制实际为二进制计数器制实际为二进制计数器(28
7、),故先要将故先要将53化成二进制数码化成二进制数码6.3.2 计数器计数器（53)D（110101)B（0011 0101)B（1）整体置零法实现）整体置零法实现53进制。（进制。（M=53）12利用整体置零法由利用整体置零法由74LS161构成构成53进制加法计数器如图进制加法计数器如图所示。所示。实现从实现从0000 00000000 0000到到0011 01000011 0100的的5353进制计数器进制计数器十进制数十进制数5353对应的二进制数为对应的二进制数为0011 0101 0011 0101 1 0 1 01 1 0 013【例例】试利用置零法和试利用置零法和置数法置数法
8、由两片由两片74LS161构构成成53进制加法计数器。进制加法计数器。解：若由解：若由74LS161构成构成53进制计数器，其构成的进制计数器，其构成的256进进制实际为二进制计数器制实际为二进制计数器(28),故先要将故先要将53化成二进制数码化成二进制数码6.3.2 计数器计数器（53)D（110101)B（0011 0101)B（2）整体置数法实现）整体置数法实现53进制。进制。(M=53)14利用整体置数法由利用整体置数法由74LS161构成构成53进制加法计数器如图进制加法计数器如图所示。所示。EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D
9、1D2D3RDLDCQ1Q2Q3Q074LS1611CLK计数脉冲计数脉冲1由由74LS161构成的构成的5353进制加法计数器进制加法计数器实现从实现从0000 00000000 0000到到0011 01000011 0100的的5353进制计数器进制计数器十进制数十进制数5353对应的二进制数为对应的二进制数为0011 0101 0011 0101 0 0 1 01 1 0 0156.3 若干常用的时序逻辑电路若干常用的时序逻辑电路6.3.1 寄存器和移位寄存器寄存器和移位寄存器 可寄存一组二进制数码的逻辑部件，叫寄存器可寄存一组二进制数码的逻辑部件，叫寄存器，是，是由触发器构成的，只要
10、有置位和复位功能，就可以做由触发器构成的，只要有置位和复位功能，就可以做寄存器，如基本寄存器，如基本SR锁存器、锁存器、D触发器、触发器、JK触发器等等。触发器等等。一个触发器可以存储一个触发器可以存储1位二进制代码，位二进制代码，故存储故存储N位二进制代码需要位二进制代码需要N个触发器。个触发器。16 根据根据存放数码的方式存放数码的方式不同分为不同分为并行并行和和串行串行两种：并行两种：并行方式就是将寄存的数码从各对应的输入端同时输入到寄方式就是将寄存的数码从各对应的输入端同时输入到寄存器中；串行方式是将数码从一个输入端逐位输入到寄存器中；串行方式是将数码从一个输入端逐位输入到寄存器中。存
11、器中。根据根据取出数码的方式取出数码的方式不同也可分为不同也可分为并行并行和和串行串行两种：并两种：并行方式就是要取出的数码从对应的各个输出端上同时出行方式就是要取出的数码从对应的各个输出端上同时出现；串行方式是被取出的数码在一个输出端逐位输出；现；串行方式是被取出的数码在一个输出端逐位输出；根据根据有无移位功能有无移位功能寄存器也常分为寄存器也常分为数码寄存器数码寄存器和和移位寄移位寄存器。存器。分类：分类：17寄存器应用举例：寄存器应用举例：(1)(1)运算中存贮数码、运算结果。运算中存贮数码、运算结果。(2)(2)计计算算机机的的CPUCPU由由运运算算器器、控控制制器器、译译码码器器、
12、寄寄存存器器组组成成，其其中中就就有有数数据据寄寄存存器器、指指令令寄寄存存器器、一一般般寄存器。寄存器。寄存器与存储器有何区别寄存器与存储器有何区别?寄寄存存器器内内存存放放的的数数码码经经常常变变更更，要要求求存存取取速速度度快快，一一般般无无法法存存放放大大量量数数据据。（类类似似于于宾宾馆馆的的贵贵重重物物品品寄寄存、超级市场的存包处。）存、超级市场的存包处。）存存储储器器存存放放大大量量的的数数据据，因因此此最最重重要要的的要要求求是是存存储容量。（类似于仓库）储容量。（类似于仓库）18一一、寄存器（数码寄存器）、寄存器（数码寄存器）6.3.1 寄存器和移位寄存器寄存器和移位寄存器
13、74LS75是由同步是由同步SR触发器触发器构成的构成的D触发器构成的，电路图触发器构成的，电路图如图所示。在如图所示。在CLK1期间，输期间，输出会随出会随D的状态而改变的状态而改变19R D为清零端为清零端并行输入并行输入/并行输出方式。并行输出方式。74HC175为由为由CMOS边沿触发边沿触发器构成的器构成的4位寄存器，其逻辑位寄存器，其逻辑电路如图所示。电路如图所示。D0 D3为并行数据输入端；为并行数据输入端；CLK为寄存脉冲输入端为寄存脉冲输入端在在CLK时，将时，将D0 D3数据存数据存入，与此前后的入，与此前后的D状态无关，而状态无关，而且有异步置零（清零）功能。且有异步置零
14、（清零）功能。6.3.1 寄存器和移位寄存器寄存器和移位寄存器20 所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数据，数据，在每个移位脉冲的作用下，向左或向右移动一位。在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成根据移位方向，常把它分成左移寄存器左移寄存器、右移寄右移寄存器存器 和和 双向移位寄存器双向移位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)二、移位寄存器（代码在寄存器中左二、移位寄存器（代码在寄存器中左/右移动）右移动）具有存储具有存储 +移位功能移位功能21由由D触发器构成的触
15、发器构成的4位移位寄存器（右移）：位移位寄存器（右移）：因为触发器有传输延迟时间因为触发器有传输延迟时间tpd，所以在，所以在CLK到达时，到达时，各触发器按前一级触发器原来的状态翻转。各触发器按前一级触发器原来的状态翻转。其中其中DI为串行输入端，为串行输入端，DO为串行输出端，为串行输出端，Q3 Q0为为并行输出端，并行输出端，CLK为移位脉冲输入端为移位脉冲输入端22CLK的顺序的顺序输入输入DIQ0 Q1 Q2 Q30XD=10110 0 0 011100000201000131010014110101110移位寄存器的工作原理移位寄存器的工作原理23右移右移串行串行输入输入左移左移串
16、行串行输入输入并行输入并行输入工作方式工作方式控制控制并行输出并行输出74LS194A可实现可实现串入串出串入串出串入并出串入并出并入并出并入并出并入串出并入串出四种功能。四种功能。D0D1D2D3DIRDILGNDVCCQ0Q1Q2Q3S1S0CLK16151413121110913456782Q0Q1Q2Q3CP S1S074LS194ARDD0D1D2D3DIRDIL异步异步清零清零器件实例：双向移位寄存器器件实例：双向移位寄存器74LS194A24Q0Q1Q2Q3DIRD0D1D2D3DIL74LS194AS1S0CLKRD双向移位寄存器双向移位寄存器74LS194A74LS194A的
17、逻辑符号及功能表的逻辑符号及功能表（a）逻辑图形符号逻辑图形符号工作状态工作状态0直接清零直接清零100001111111保保 持持右右 移移左左 移移并行输入并行输入（b）功能表功能表R DS1S0R D结论：清零功能最优先（异步方式）。移位、并行输入都需CLK的到来（同步方式）25图图6.3.6用两片用两片74LS19474LS194接成接成8 8位双向移位寄存器位双向移位寄存器1 1、扩展应用（扩展应用（4 4位位 8 8位位）三三 寄存器的应用实例寄存器的应用实例 26Q0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194A用双向移位寄存器用双
18、向移位寄存器74LS194A组成组成节日彩灯节日彩灯控制电路控制电路+5V+5VS1=0,S0=1右移控制右移控制+5V CLK1秒秒Q=0时时LED亮亮清清0按键按键1k 二极管二极管发光发光LEDQ0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194A27Q0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194A用双向移位寄存器用双向移位寄存器74LS194A组成组成节日彩灯节日彩灯控制电路控制电路+5V+5VS1=0,S0=1右移控制右移控制+5V CLK1秒秒Q=0时时LED亮亮清清0按键按键1k 二极管
19、二极管发光发光LEDQ0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194A28t1 t 2 t3 t4P276 例例6.3.1Y=M*8+N*2低低位位输输出出高高位位输输出出29DC1QQ DC1QDC1QDC1QCLKQ1Q2Q0Q3移位寄存器型计数器电路的一般结构移位寄存器型计数器电路的一般结构反反 馈馈 逻逻 辑辑 电电 路路D0Q Q Q 其反馈电路的表达式为其反馈电路的表达式为 移位寄存器型计数器的结构可表示为图所示的框图移位寄存器型计数器的结构可表示为图所示的框图形式。形式。6.3.2 计数器计数器环形计数器是反馈函数中最简单的一种，其
20、环形计数器是反馈函数中最简单的一种，其D0=Q3五五 、移位寄存器型计数器、移位寄存器型计数器301.环形计数器（环形计数器（P305）电路如图所示，将移位寄存器首尾相接，则在时电路如图所示，将移位寄存器首尾相接，则在时钟脉冲信号作用下，数据将循环右移。钟脉冲信号作用下，数据将循环右移。6.3.2 计数器计数器31设初态为设初态为Q0Q1Q2Q3=1000,则其状态转换图为则其状态转换图为6.3.2 计数器计数器注：此电路有几种无效循环，而且一旦脱注：此电路有几种无效循环，而且一旦脱离有效循环，则不会自动进入到有效循环离有效循环，则不会自动进入到有效循环中，故此环形计数器不能自启动，必须中，故
21、此环形计数器不能自启动，必须 将将电路置到有效循环的某个状态中。电路置到有效循环的某个状态中。32DC1QQ DC1QDC1QDC1QCLKQ1Q2Q0Q3能自启动的环形计数器电路能自启动的环形计数器电路反馈逻辑电路反馈逻辑电路Q Q Q 6.3.2 计数器计数器加了反馈逻辑电路的能自启动的环形计数器的电路加了反馈逻辑电路的能自启动的环形计数器的电路其状态方程为其状态方程为33则可画出它的状态转换图为则可画出它的状态转换图为6.3.2 计数器计数器有效有效循环循环1.环形计数器结构简单，不需另加译码电路；环形计数器结构简单，不需另加译码电路；2.环形计数器的缺点是没有充分利用电路的环形计数器的
22、缺点是没有充分利用电路的状态。状态。n位移位寄存器组成的环形计数器只位移位寄存器组成的环形计数器只用了用了n个状态，而电路共有个状态，而电路共有2n个状态。个状态。34环扭形计数器（也叫约翰逊计数器），其环扭形计数器（也叫约翰逊计数器），其D0=Q 36.3.2 计数器计数器其状态转换图为其状态转换图为此电路不能自启动！此电路不能自启动！2.扭环形计数器扭环形计数器35为了实现自启动，则将电路修改成如图所示电路为了实现自启动，则将电路修改成如图所示电路。6.3.2 计数器计数器DC1QQ DC1QDC1QDC1QCLKQ1Q2Q0Q3可以自启动的扭环形计数器电路可以自启动的扭环形计数器电路Q
23、Q Q 36其状态转换表为其状态转换表为6.3.2 计数器计数器DC1QQ DC1QDC1QDC1QCLKQ1Q2Q0Q3可以自启动的扭环形计数器电路可以自启动的扭环形计数器电路Q Q Q 376.3.2 计数器计数器a.n位移位寄存器构成的扭环型计数器的有效循环状态位移位寄存器构成的扭环型计数器的有效循环状态为为2n个，比环形计数器提高了一倍个，比环形计数器提高了一倍;b.在有效循环状态中，每次转换状态只有一个触发器在有效循环状态中，每次转换状态只有一个触发器改变状态，这样在将电路状态译码时不会出现竞争改变状态，这样在将电路状态译码时不会出现竞争冒险现象冒险现象;c.虽然扭环型计数器的电路状
24、态的利用率有所提高，虽然扭环型计数器的电路状态的利用率有所提高，但仍有但仍有(2n2n)个状态没有利用。个状态没有利用。扭环型计数器的特点扭环型计数器的特点38六、计数器的应用六、计数器的应用 1.1.用计数器实现顺序脉冲发生器（用计数器实现顺序脉冲发生器（P311P311）顺序脉冲发生器顺序脉冲发生器(节拍发生器节拍发生器)是把输入的是把输入的脉冲序列变换成一组在时间上有一定先后脉冲序列变换成一组在时间上有一定先后顺序出现的脉冲信号的电路顺序出现的脉冲信号的电路.可由计数器和可由计数器和译码器组合而成译码器组合而成.在一些数字系统中，有时需要系统按照事在一些数字系统中，有时需要系统按照事先规
25、定的顺序进行一系列的操作，这就要先规定的顺序进行一系列的操作，这就要求系统的控制部分能给出一组在时间上有求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号，能产生这种信一定先后顺序的脉冲信号，能产生这种信号的电路就是顺序脉冲发生器。号的电路就是顺序脉冲发生器。39CLKCLK2134567891040在在数数字字信信号号的的传传输输和和数数字字系系统统的的测测试试中中，有有时时会会用用到到一一组组特特定定的的串串行行数数字字信信号号，如如0001011100010111（时时间间顺顺序序为为由左而右）等，这种串行数字信号叫做序列信号。由左而右）等，这种串行数字信号叫做序列信号。序序列列
26、信信号号发发生生器器是是能能够够循循环环产产生生一一组组或或多多组组序序列列信信号号的的时时序序电电路路，它它可可以以用用计计数数器器和和数数据据选选择择器器实实现现，也也可采用带反馈逻辑电路的移位寄存器构成。可采用带反馈逻辑电路的移位寄存器构成。六、计数器的应用六、计数器的应用 2.2.序列信号发生器序列信号发生器 4100010111（时间顺序为由左而右）（时间顺序为由左而右）42序列信号输出为序列信号输出为 0011011143六、计数器的应用六、计数器的应用 3.3.用计数器实现数字频率计用计数器实现数字频率计44六、计数器的应用六、计数器的应用 3.3.用计数器实现数字频率计用计数器实现数字频率计45