《第三章--存储系统--《计算机系统结构》课件.ppt》由会员分享，可在线阅读，更多相关《第三章--存储系统--《计算机系统结构》课件.ppt（37页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、理想的存储器n速度很快速度很快n价格便宜价格便宜第三章第三章 存储系统存储系统 冯冯 诺依曼机的改进：诺依曼机的改进：运算器为中心运算器为中心存储器为中心存储器为中心目的目的：存放计算机系统中所需处理的程序与数据存放计算机系统中所需处理的程序与数据。信息存储和交换的中心。信息存储和交换的中心。以存储器为中心的计算机结构以存储器为中心的计算机结构 主主 存存 缓缓指指 存存令令 器器 缓缓读存读存 器器 缓缓写存写存 器器 I/O 部部 件件 I/O 部部 件件CPU存储器存储器存储系统存储系统3.1 存储系统原理存储系统原理3.1.1 存储系统的定义存储系统的定义存储系统：存储系统：两个或两个
2、以上的速度、容两个或两个以上的速度、容量、价格不同的存储器采用硬件，软件量、价格不同的存储器采用硬件，软件或软、硬件相结合的办法联接成一个系或软、硬件相结合的办法联接成一个系统。对于应用程序员是透明的。统。对于应用程序员是透明的。v 存存储储容容量量S S：以字节数表示，单位为B、KB、MB、GB、TB等。v 存存储储器器速速度度T T：存储器访问周期，与命中率有关。v 存存储储器器价价格格C C：表示单位容量的平均价值,单位为C/bit或C/KB。计算机存储系统三个基本参数：计算机存储系统三个基本参数：存储系统的性能参数存储系统的性能参数M1(S1,C1,T1)M2(S2,C2,T2)(S,
3、C,T)（1）存储容量）存储容量 S:要求：要求：存储系统的容量接近M2存储器的容量 提供尽可能大的地址空间，且能够随机访问 方法有两种：方法有两种：只对M2存储器编址，M1存储器只在内部编址另外设计一个容量很大的逻辑地址空间（2）单位容量的平均价格）单位容量的平均价格 C:(4）访问效率）访问效率：访问效率e受H和r的影响：其中r=T2/T1例例3.1：在虚拟存储系统中，两级存储器的速度相差特别悬殊T2105 T。如果要使访问效率e0.9，问需要有多高的命中率？解：解：0.9=1/(H+(1-H)100000)0.9H90000(1H)1 89999.1H89999 计算得H0.999998
4、8888777770.999999 M1 103B T1=1us 103B M2 106B TB2=10usM3 109B TB3=100us 109B (a)(b)例3.4 有一个109字节的程序被装入右图所示的M3准备运行。假定指令字长=1字节，程序中无转移指令和内存读/写指令。(1)按图(a)求T和e；增加中间层对增加中间层对e e的影响的影响(2)按图(b)推导三层体系的T公式；(3)按图(b)求T和e；(4)比较(1)(3)结果，有何结论？习题：P202，题3。效率提高。层间速度差减少，访问结论：插入中间层后，)4(%99%)11(101010101010 1001011010110
5、101110110 1011 ,10110)3(116234633333332332=+-+-+=+-+-=-=TTeTssssTHHmmmm访问效率访问效率e受受H和和r的影响的影响3.1.2 存储器的层次结构存储器的层次结构第一层第二层第三层第四层第五层每每级级存存储储器器的的性性能能参参数数可可以以表表示示为为TiTi，SiSi，CiCi。存存储储系系统统的的性能可表示为：性能可表示为：TiTi+1TiTi+1；SiSi+1SiCi+1CiCi+1。速速 度度 提提 高高容容 量量 增增 加加 通用寄存器通用寄存器M1高速缓冲存储器高速缓冲存储器M2 主存储器主存储器M3 脱机大容量存储
6、器脱机大容量存储器M5 辅助存储器辅助存储器M4 CPUCPU和和和和主存储器主存储器主存储器主存储器的接口不匹配问题的接口不匹配问题的接口不匹配问题的接口不匹配问题处理器处理器速度、速度、速度、速度、存储器存储器容量容量容量容量快速增长，但主存储器和快速增长，但主存储器和处理器间的处理器间的数传率数传率数传率数传率却严重却严重滞后。滞后。处理器和主存储器间接口处理器和主存储器间接口是整个计算机中的是整个计算机中的关键通关键通关键通关键通路路路路，如果存储器，如果存储器/通路跟不通路跟不上处理器的持续不断的要上处理器的持续不断的要求，处理器会阻塞并处于求，处理器会阻塞并处于等待状态。宝贵的处理
7、器等待状态。宝贵的处理器时间被浪费了时间被浪费了.3.1.4 并行存储器并行存储器 并并行行存存储储器器技技术术可可提提高高主主存存系系统统整整体体等等效效速速度度，实实际际应应用用中中，常常与与存存储储层层次次技技术术组组合合使使用用，互互为为补补充充，获获得很高性能。得很高性能。并并行行存存储储器器技技术术基基本本思思想想是是用用多多个个独独立立存存储储部部件件组组成成主主存存系系统统，让让它它们们并并行行工工作作，在在一一个个存存储储周周期期内内可可访访问到多个数据，从而实现较高存取流量问到多个数据，从而实现较高存取流量。并并行行存存储储器器包包括括多多种种类类型型（并并行行访访问问、交
8、交叉叉访访问问和和无无访访问问冲冲突突），重重点点介介绍绍提提高高访访问问速速度度效效果果最最显显著著的的低低位交叉访问位交叉访问。3.1.4.1 并行访问存储器并行访问存储器 通过增加存储器的字长，使得一个存储周期内能读写多个字。通过增加存储器的字长，使得一个存储周期内能读写多个字。数据寄存器数据寄存器地址寄存器地址寄存器多路选择器多路选择器MBR 存储体（存储体（m/nm/n字字mwmw位位）MAR优点：优点：简单、容易。简单、容易。缺点：缺点：访问的冲突大。访问的冲突大。主要冲突：主要冲突：取指令冲突（条件转移时）取指令冲突（条件转移时）读读操操作作数数冲冲突突（需需要要的的多多个个操操
9、作作数数不不一一定定都都存存放放在在同一个存储字中）同一个存储字中）写数据冲突（必须凑齐写数据冲突（必须凑齐n个数才一起写入存储器）个数才一起写入存储器）读读写写冲冲突突（要要读读出出的的一一个个字字和和要要写写入入的的一一个个字字处处在在同一个存储字内时，无法在一个存储周期内完成）。同一个存储字内时，无法在一个存储周期内完成）。一、高位交叉访问一、高位交叉访问 低位部分：体内地址低位部分：体内地址 b=log2n高位部分：存储体体号高位部分：存储体体号 a=log2mm:体数体数n：每个体的容量：每个体的容量数据总线地址总线 WMDR0 0 1 2 3 n-1MDR1 n n+1 n+2 n
10、+3 2n-1MAR0MAR3MDRm-1n(m-1)n(m-1)+1n(m-1)+2n(m-1)+3 n(m-1)MARm-1译码译码 a b二、低位交叉访问二、低位交叉访问 低位交叉存储器结构低位交叉存储器结构 低位部分：存储体体号低位部分：存储体体号 b=log2m高位部分：体内地址高位部分：体内地址 a=log2n W MDR0 0 m 2m 3m (n-1)m MDR1 1 m+1 2m+1 3m+1 (n-1)m+1MAR0MAR3 MDRm-1 m-1 2m-1 3m-1 4m-1 nm-1 MARm-1译码译码 a b数据总线地址总线分时分时访问访问主存地址与结构参数的换算（P
11、139）：其中：n 存储体个数，A 主存地址，j 体内地址，k 体序号（k=0，1，2，n-1）例3.1已知 n=4，问主存地址13是在几号体的几号单元？解：由于 n=4，体选译码信号使用主存地址的最低 log2n=2位，所以地址13（其二进制为1101B）对应的体号k=1（即01B）、体内地址j=3（即11B），也就是说，地址13位于1号体的3号单元（参看前一页插图）。根据上式，所有k值（即体号）相同的地址之间均相差n的整倍数，称之为“模n同余”。低位交叉访问并行存储器的加速机理：我们衡量存储器件速度的常用指标是存储周期Tm，它是同一存储单元连续两次启动的最小时间间隔，数值越小表明存储器件速
12、度越快。传统存储系统只有一套地址译码器和数据缓冲器，所以各单元必须串行工作，也就是说每个Tm周期内至多只能完成一次访问。由多个存储体构成的并行存储器中，各个存储体都有独立的地址译码器和数据缓冲器，它们可以并行工作，使得一个Tm周期内可完成多次访问，相当于加速了多倍。最好情况下一个Tm周期内可完成n次访问。当前Tm周期中只要发现有一个新的访问地址与前面地址属于同一个存储体，该地址及其后面的地址就会被阻塞（称为访存冲突）,留到下一个Tm周期访问。机器地址序列常常具有顺序性，按照低位交叉的规律分配地址可使相继出现的地址落在相同存储体的概率降到最低（参见上图）。考虑到地址总线与数据总线的拥挤问题，一个Tm周期里发送的多个访问请求最好彼此错开Tm/n时间，如P140图3.11所示，否则实现的复杂度会增加。工作方式：