《第八章-动态逻辑电路ppt课件.ppt》由会员分享，可在线阅读，更多相关《第八章-动态逻辑电路ppt课件.ppt（29页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、半导体半导体集成电路集成电路夏炜炜夏炜炜扬州大学物理科学与技术学院扬州大学物理科学与技术学院E-mail：5/27/2023第第8章章 动态逻辑电路动态逻辑电路v 基本电路的工作原理基本电路的工作原理v 动态逻辑电路的优缺点动态逻辑电路的优缺点v动态逻辑电路中存在的问题及解动态逻辑电路中存在的问题及解决方法决方法v 多米诺逻辑多米诺逻辑q 内容提要内容提要2023/5/27CMOS静态逻辑电路静态逻辑电路pnAO逻辑门的设计OABAAABBB 输入信号加在栅极上，而输出电压从漏极输出输入信号加在栅极上，而输出电压从漏极输出 输出为低电平逻辑时，输出为低电平逻辑时，NMOS网网 工作工作 输出为
2、高电平逻辑时，输出为高电平逻辑时，PMOS 网工作网工作OpAnpBn优点：低功耗优点：低功耗缺点：随着逻辑的复杂性缺点：随着逻辑的复杂性增加，晶体管成倍增加增加，晶体管成倍增加知识点复习知识点复习-1P网网N网网OUTOUTV VDDDD2023/5/27逻辑门的设计传输门逻辑电路传输门逻辑电路知识点复习知识点复习-2特点：需要的晶体管数目少特点：需要的晶体管数目少2023/5/27动态逻辑动态逻辑动态逻辑电路动态逻辑电路逻辑部分由输出低电平的逻辑部分由输出低电平的逻辑部分由输出低电平的逻辑部分由输出低电平的NMOSNMOS网组成网组成网组成网组成输出信号与电源之间插入了栅控制极为时钟信号的
3、输出信号与电源之间插入了栅控制极为时钟信号的输出信号与电源之间插入了栅控制极为时钟信号的输出信号与电源之间插入了栅控制极为时钟信号的PMOSPMOS,NMOSNMOS网与地之间插入了栅控制极为时钟信号的网与地之间插入了栅控制极为时钟信号的网与地之间插入了栅控制极为时钟信号的网与地之间插入了栅控制极为时钟信号的NMOSNMOSf f f ff f f fNMOSNMOS电路网电路网电路网电路网OUTOUT预充管预充管预充管预充管求值管求值管求值管求值管逻辑逻辑逻辑逻辑部分部分部分部分时钟信号时钟信号时钟信号时钟信号f f f fprechargeevaluate2023/5/27一、动态逻辑电路
4、的工作原理一、动态逻辑电路的工作原理晶体管的栅极电容存储效应晶体管的栅极电容存储效应OUT=VOUT=VDDDD“0”“0”P1P1C CL L+-负载电容负载电容负载电容负载电容OUTOUT维持维持维持维持V VDDDD“1”“1”P1P1C CL L+-负载电容负载电容负载电容负载电容2023/5/27一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理动态逻辑电路动态逻辑电路f f f ff f f f2 2NANDNANDf f f ff f f f2 2NORNORf f f fprechargeevaluatef f f ff f f fNMOSNMOS电路网电路网电路网电路网P1
5、P1N1N1C C2023/5/271.时钟脉冲为低电平时：时钟脉冲为低电平时：f f f fprechargeevaluatef f f ff f f fNMOSNMOS电路网电路网电路网电路网P1P1N1N1OUTOUTOUT=VOUT=VDDDDNMOSNMOS电路网电路网电路网电路网N1N1OUTOUT“0”“0”“0”“0”P1P1C CL L+-一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理P1P1管导通，管导通，N1N1管截止管截止2023/5/272.时钟脉冲为高电平时：时钟脉冲为高电平时：OUTOUT=所定逻所定逻所定逻所定逻辑辑辑辑NMOSNMOS电路网电路网N1N1
6、OUTOUT“1”“1”“1”“1”P1P1C CL L+-一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理f f f fprechargeevaluatef f f ff f f fNMOSNMOS电路网电路网电路网电路网P1P1N1N1OUTOUTP1P1管截止，管截止，N1N1管导通管导通2023/5/27一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理举例举例1 1：2 2输入或非门输入或非门f f f fABOUTOUTOUTOUTABf f f ff f f f2 2NORNOR2023/5/27一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理f f f ff f f
7、f2 2NANDNAND举例举例2 2：2 2输入与非门输入与非门f f f fABOUTOUTOUTOUTAB2023/5/27一、动态逻辑电路的工作原理一、动态逻辑电路的工作原理f f f ff f f f2 2NANDNAND举例举例3 3：2 2输入与非门输入与非门f f f fABOUTOUTOUTOUTAB2023/5/27二、动态逻辑电路的优点二、动态逻辑电路的优点动态逻辑电路动态逻辑电路f f f ff f f f2 2NANDNANDf f f ff f f f2 2NORNOR静态逻辑电路静态逻辑电路2 2NANDNAND2 2NORNOR优点优点v 输入电容减半输入电容减
8、半.v 只使用开关速度比较高速的只使用开关速度比较高速的NMOSv 只要输入电压高于阈值电压，电路只要输入电压高于阈值电压，电路开始工作开始工作与静态逻辑电路相比，与静态逻辑电路相比，与静态逻辑电路相比，与静态逻辑电路相比，动作速度快动作速度快动作速度快动作速度快2-32-32-32-3倍，通常倍，通常倍，通常倍，通常应用于高速电路应用于高速电路应用于高速电路应用于高速电路AB 2023/5/27动态四输入与非门动态四输入与非门In1In2In3In4OutVDDGNDf f2023/5/271.1.输出信号一旦错误的放电一次，便不能输出高电平。输出信号一旦错误的放电一次，便不能输出高电平。2
9、.2.噪声耐性、漏电流耐性较低。噪声耐性、漏电流耐性较低。3.3.有时间制约。有时间制约。低电平输入只有在低电平输入只有在“precharge”precharge”区间内输入才有效，区间内输入才有效，在在“evaluate”evaluate”区间内，输入信号只能从低电平区间内，输入信号只能从低电平高电高电平变化。平变化。不改进，不能不改进，不能直接使用直接使用三、动态逻辑电路的缺点三、动态逻辑电路的缺点f f f fABOUTOUTOUTOUTABf f f ff f f f2 2NORNOR2023/5/27四、动态逻辑电路存在的问题四、动态逻辑电路存在的问题-1:电荷泄漏电荷泄漏CLCLK
10、CLKOutA=0MpMe对最小工作频率有要求对最小工作频率有要求,为为KHzLeakage sourcesCLKVOutPrechargeEvaluate12342023/5/27泄漏泄漏电荷的影响电荷的影响CLKOut2023/5/27电荷泄漏的解决方法电荷泄漏的解决方法CLCLKCLKMeMpAB!OutMkpKeepern增加电荷保持电路增加电荷保持电路2023/5/27四、动态逻辑电路存在的问题四、动态逻辑电路存在的问题-2:电荷分配电荷分配问题：问题：2 2输入输入NANDNAND的输入信号的输入信号(A,B)A,B)从从(“(“L”,”H”)L”,”H”)(“H”,”L”)(“H
11、”,”L”)变化时，输出应保持高电平变化时，输出应保持高电平不变不变 A=“L”B=“H”,A=“L”B=“H”,A=“L”B=“H”,A=“L”B=“H”,信号信号信号信号“B”B”B”B”控制的控制的控制的控制的nMOSnMOSnMOSnMOS管导通，管导通，管导通，管导通，D D D D点电位变为零。点电位变为零。点电位变为零。点电位变为零。假设在电路的预充电阶段，假设在电路的预充电阶段，假设在电路的预充电阶段，假设在电路的预充电阶段，D D D D点的电位保持为零。点的电位保持为零。点的电位保持为零。点的电位保持为零。设在评估阶段，设在评估阶段，设在评估阶段，设在评估阶段，A=“H”A
12、=“H”A=“H”A=“H”B=“L”,B=“L”,B=“L”,B=“L”,电荷被电荷被电荷被电荷被C C C Cc c c c，C C C Ca a a a分配，分配，分配，分配，C C C C点的电位下降。点的电位下降。点的电位下降。点的电位下降。CcCLKCLKCaCbBAOutMpMeD DC CCLKCLKA AB BC C2023/5/27解决方法解决方法:对中间节点也进行预充电对中间节点也进行预充电CLKCLKMeMpABOutMkpCLK2023/5/27CLCLKCLKBAOutMpMe四、动态逻辑电路存在的问题四、动态逻辑电路存在的问题-3:时钟馈通时钟馈通2023/5/2
13、7时钟馈通CLKCLKIn1In2In3In4OutIn&CLKOutTime,nsVoltage时钟馈通时钟馈通Clock feedthroughClock feedthroughCL2023/5/27动态逻辑门的级联问题动态逻辑门的级联问题CLKCLKOut1InMpMeMpMeCLKCLKOut2VtCLKInOut1Out2V在评估阶段，只允许有在评估阶段，只允许有 0 1的跳变的跳变!2023/5/27多米诺逻辑多米诺逻辑In1In2PDNIn3MeMpCLKCLKOut1In4PDNIn5MeMpCLKCLKOut2Mkp1 11 00 00 12023/5/27为什么称做多米诺?
14、In1CLKCLKIniPDNInjIniInjPDNIniPDNInjIniPDNInj跳变象多米诺骨牌跳变象多米诺骨牌!2023/5/27np-CMOS(Zipper)In1In2PDNIn3MeMpCLKCLKOut1In4PUNIn5MeMp!CLK!CLKOut2(to PDN)1 11 00 00 1在评估阶段：在评估阶段：对对PDN网只允许有网只允许有 0 1 跳变跳变对对 PUN网只允许网只允许 有有 1 0 跳变跳变to otherPDNsto otherPUNs2023/5/27如何选择逻辑方式设计的简易程度，鲁棒性，面积，速度，功耗设计的简易程度，鲁棒性，面积，速度，功耗
15、n动态逻辑电路对实现快速、小的复合门方面具有优势，动态逻辑电路对实现快速、小的复合门方面具有优势，但具有电荷泄漏、电荷分配等效应，设计时需考虑。但具有电荷泄漏、电荷分配等效应，设计时需考虑。n静态互补静态互补CMOS组合逻辑电路具有好的噪声容限，完善组合逻辑电路具有好的噪声容限，完善的自动化设计工具，因此是最好的通用型逻辑设计方式。的自动化设计工具，因此是最好的通用型逻辑设计方式。但对于大扇入的复合逻辑门会导致面积和性能的退化。但对于大扇入的复合逻辑门会导致面积和性能的退化。n传输门逻辑在一些如：多路选择器，以异或门为主的逻传输门逻辑在一些如：多路选择器，以异或门为主的逻辑（如加法器）等特定的电路中具有明显的优势。辑（如加法器）等特定的电路中具有明显的优势。2023/5/27作业：作业：请分析下列电路的工作原理，画出输出端请分析下列电路的工作原理，画出输出端OUT的波形。的波形。f f f ff f f f A A B BC COUTOUTf f f fA AB BC C2023/5/27