《数字电路与系统设计课后习题答案2.pdf》由会员分享，可在线阅读，更多相关《数字电路与系统设计课后习题答案2.pdf（62页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1.1 将下列各式写成按权展开式：(3 5 2.6)i o=3 X 1 O2+5X1 O +2X1 OO+6X1 O 1(1 0 1.1 0 1)2=1X22+1X20+1X2-+1X2 3(5 4.6)S=5X8 +5 4X8 +6X8T(1 3 A.4 F)i6=lx l62+3 x l6 +1 0 x l60+4 x l6 +1 5 x l6 21.2按十进制0 1 7 的次序，列表填写出相应的二进制、八进制、十六进制数。解：略1.3 二进制数0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 和 O O O O O O O O O O llllllllll分别可以代表多少个
2、数？解:分别代表28=2 5 6 和 21 0=1 0 2 4 个数。1.4 将下列个数分别转换成十进制数：(1 1 1 1 1 0 1 0 0 0)2,(1 7 5 0)8,(3 E 8),6解：(1 1 1 1 1 0 1 0 0 0)2=(1 0 0 0)10(1 7 5 0)8=(1 0 0 0)i o(3 E 8)后(1 0 0 0)i o1.5 将下列各数分别转换为二进制数：(2 1 0)8,(1 3 6),0,(8 8).6解：结果都为：(1 0 0 0 1 0 0 0)21.6 将下列个数分别转换成八进制数：(1 1 1 1 1 1)2,(6 3)s (3 F)1 6解：结果都
3、为(7 7)81.7 将下列个数分别转换成十六进制数：(1 1 1 1 1 1 1 1 )2,(3 7 7)8,(2 5 5)I。解：结果都为(F F)1 61.8 转换下列各数，要求转换后保持原精度：解：(1.1 2 5)产(1.0 0 1 0 0 0 0 0 0 0)1 0 小数点后至少取1 0 位(0 0 1 0 1 0 1 1 0 0 1 0)2 4 2 Ho=(1 1 1 1 1 1 0 0)2(0 1 1 0.1 0 1 0)余3循 环BCD码 二 (1.1 1 1 0)21.9 用下列代码表示(1 2 3)10,(1 0 1 1.0 1)2：解：8 4 2 1 B C D 码:(
4、1 2 3 )1 0 (0 0 0 1 0 0 1 0 0 0 1 1 )8 4 2 1 B C D(1 0 1 1.0 1)2=(1 1.2 5)10=(0 0 0 1 0 0 0 1.0 0 1 0 0 1 0 1)小皿(2)余 3 B C D 码(1 2 3)(0 1 0 0 0 1 0 1 0 1 1 0)余3BCD(1 0 1 1.0 1)2=(1 1.2 5)析(0 1 0 0 0 1 0 0.0 1 0 1 1 0 0 0)*3 B C I)1.10 已知 A=(1 0 1 1 0 1 0)2,B=(1 0 1 1 1 1)2,C=(1 0 1 0 1 0 0)2,D=(1 1
5、0)2(1)按二进制运算规律求A+B,A-B,C x D,C+D,(2)将 A、B、C、D转换成十进制数后，求 A+B,A-B,C x D,C+D,并将结果与(1)进行比较。解：(1)A+B=(1 0 0 0 1 0 0 1)2=(1 3 7)i oA-B=(1 0 1 0 1 1)2=(4 3)i oW or d 资料C x D=(1 1 1 1 1 1 0 0 0)2 二(5 0 4)i oC:D=(1 1 1 0)2=(1 4)1 0(2)A+B=(9 0)i o+(4 7)i o=(1 3 7)i oA-B=(9 0)(4 7)1 0=(4 3)1 0C x D=(8 4)i ox (
6、6)i o=(5 0 4)wC 4-D-(8 4)i o-r (6)1 0=(1 4)i o两种算法结果相同。1.1 1 试用8 4 2 1 B C D 码完成下列十进制数的运算。解：(1)5+8=(0 1 0 1)8 4 2 1 1 0+(1 0 0 0)8 4 2 Ho=1 1 0 1 +0 1 1 0=(1 0 1 1 0)8 4 2 破 0=1 3(2 )9+8=(1 0 0 1 )8 BO+(1 0 0 0 )842IBC产 1 0 0 0 1+0 1 1 0=(1 0 1 1 1)8421K=1 7(3)5 8+2 7=(0 1 0 1 1 0 0 0)42 1+(0 0 1 0
7、0 1 1 1)M 2,w)=0 1 1 1 1 1 1 1+0 1 1 0=(1 0 0 0 0 1 0 1)W 2 1 B a=8 5(4)93=(1 0 0 1 )8421BCD-(0 0 1 1 )842IBCD=(0 1 1 0)8l21BCtl=6(5)8 7 2 5=(1 0 0 0 0 1 1 1)842IBCD(0 0 1 0 0 1 0 1)SSIBG产(0 1 1 0 0 0 1 0)8 4 2 1 K：()=6 2(6)8 4 3-3 4 8 =(1 0 0 0 0 1 0 0 0 0 1 1)皿m。-(0 0 1 1 0 1 0 0 1 0 0 0)8 BCD=0 1
8、 0 0 1 1 1 1 1 0 1 1-0 1 1 0 0 1 1 0=(0 1 0 0 1 0 0 1 0 1 0 1)幽g=4 9 51.1 2 试导出1 位余3 B C D 码加法运算的规则。解：1 位余3 B C D 码加法运算的规则加法结果为合法余3 B C D 码或非法余3 B C D 码时，应对结果减3 修正 即减(0 0 1 1)；相加过程中，产生向高位的进位时，应对产生进位的代码进行“力 口 33修正”即加(0 0 1 10 0 1 1)2 2.1 有 A、B、C三个输入信号，试列出下列问题的真值表，并写出最小项表达式E 0,()(1)如果A、B、C均为。或其中一个信号为1
9、 时。输出F=l,其余情况下F=0。(2)若 A、B、C出现奇数个0时输出为1,其余情况输出为0。(3)若 A、B、C有两个或两个以上为1 时，输出为1,其余情况下，输出为0。解：F,(A,B,C)=L(0,1,2,4)F2(A,B,C)=(0,3,5,6)F3(A,B,C)=L(3,5,6,7)2.2 试用真值表证明下列等式:(1)A B+B C+A C=A B C+ABC(2)A B+B C+A C=A B B C A C证明：(1)ABCA B+B C+A C00010010010001101000101011001111ABcA B C+ABC000100100100011010001
10、01011001111真值表相同，所以等式成立。(2)略2.3对下列函数，说明对输入变量的哪些取值组合其输出为1?(1)F (A,B,C)=A B+B C+A C(2)F (A,B,C)=(A+B+C)(A+B+C)(3)F (A,B,C)=(A B+B C+A C)A C解：本题可用真值表、化成最小项表达式、卡诺图等多种方法求解。(1)F输 出1的取值组合为:0 1 1、1 0 1、1 1 0、1 1 1。(2)F输出 1 的取值组合为:0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0(3)F输 出1的取值组合为：1 0 1。2.4 试直接写出下列各式的反演式和对偶式。
11、(l)F(A,B,C,D,E)=(A B+C)D+E B(2)F(A,B,C,D,E)=A B+C D+B C+D+C E+B+E(3)F(A,B,C)=A B+C A B C解：(1)F=(A+B)C+D E+BF =(A+B)C+D E+B(2)S=(A+B)(C+D)(0)D (C+的 小 EF =(A+B)(C+D)(B+C)D (C+E)-BT F=(A+B)C+A+B+CF =(A+B)C+A+B+C2.5用公式证明下等式：(1)A C+A B+B C+A C D=A+B C(2)A B+A C+(B+C)D=A B+A C+D(3)B C D+B C D+A C D+A B C
12、D+A B C D+B C D+B C D=B C+B C+B D(4)A B C+B C+B C D+A B D=A +B +C+D证明：略2.6 已知 a b+a b=a f f i b,a b+a b=a O b,证明:(1)a f f i b c=a b c(2)abc=a b c证明：略2.7试证明：(1)若 a 6+a b=0 则 a x+b y=a x +b y(2)若 a b+a b=c,则 a c +a c=b证明：略2.8将下列函数展开成最小项之和：(1)F (A B C)=A+B C(2)F (A B C D)=(B+C)D+(A+B)C(3)F(A B C)=A+B+C
13、+A+B+C解：(1)F (A B C)=E K3,4,5,6)(2)F (A B C D)=(1,3,5,6,7,9,1 3,1 4,1 5)(3)F(A B C)=E K0,2,6)2.9将题2.8中各题写成最大项表达式，并将结果与2.8 题结果进行比较。解：(1)F (A B C)=H“(0,1,2)(2)F (A B C D)=m(2,4,8,1 0,1 1,1 2)(3)F (A B C)=Hv(l,3,4,5,7)2.10试写出下列各函数表达式F的户和F，的最小项表达式。(1)F=A B C D+A C D+B C D(2)F=A B+A B+B C解：F=L,(0,1,2,3,5
14、,6,7,8,9,1 0,1 3,1 4)F =式 1,2,5,6,7,8,9,1 0,1 2,1 3,1 4,1 5)(2)F=L.(0,1,2,3,12,1 3)F =E“(2,3,1 2,1 3,1 4,1 5)2.11 试用公药法把下列各表达式化简为最简与或式(1)F=A+A B C+A B C+B C+B解:F =A+B(2)F=(A+B)(A+B+C)(A+C)(B+C+D)解：F =A B+A C _ _ _ _ _ _ _ _ _ _ _(3)F=A B+A B -B C+B C解：F=A B+B C+A C或：F=A B+A C+B C(4)F=A C D+B C+B D+A
15、 B+A C+B C解：F=A D+C+B _ _ _ _ _ _ _ _ _ _ _(5)F=A C+B C+B(A C+A C)解：F=A C+B C2.1 2 用卡诺图把下列函数化简为最简与或式(1)F(A,B,C)=Z”(0,1,2,4,5,7)解：F=B+A C+A C图略(2)F(A,B,C,D)=Z(0,2,5,6,7,9,1 0,1 4,1 5)解：F=A B C D+A B D+A B D+B C+C D图略(3)F(A,B,C,D)=S(O,1,4,7,9,1 0,1 3)+Z/2,5,8,1 2,1 5)解:F=C+B D+B D图略(4)F(A,B,C,D)=S(7,1
16、 3,1 5)且 A A C=0,A B C=0,A B C=0解:F(A,B,C,D)=B D图略(5)F(A,B,C,D)=A B C+A B C+A B C D+A 京C )且 A B C D 不可同时为 1 或同时为 0解:F(A,B,C,D)=B D+A C图略(6)F(A,B,C,D)=n“(5,7,1 3,1 5)解：F=B+D图略(7)F(A,B,C,D)=n”(l,3,9,1 0,1 4,1 5)解：F=A D+A B+C D+B C+A B C D图略(8)F(A,B,C,D,E)=E.(0,4,5,6,7,8,1 1,1 3,1 5,1 6,2 0,2 1,2 2,2 3
17、,2 4,2 5,2 7,2 9,3 1)解：F=C D E+B C+C E+B D E+A B E图略2.1 3用卡诺图将下列函数化为最简或与式(1)F(A,B,C)=,(0,1,2,4,5,7)解:F=(A+B+C)(A+B+C)图略(2)F(A,B,C)=n“(5,7,1 3,1 5)解:F=(B+D)图略2.14 已知：F,(A,B,0=1 (1,2,3,5,7)+2。(0,6),F?(A,B,C)=Z K0,3,4,6)+Z 4 (2,5),求 卜 二 入卜?的最简与或式解:F=A+B4.1分析图4.1电路的逻辑功能解：（1）推导输出表达式（略）（2）列真值表（略）（3）逻辑功能：当
18、M=0时，实现3位自然二进制码转换成3位循环码。当M=1时，实现3位循环码转换成3位自然二进制码。4.2分析图P 4.2电路的逻辑功能。解：（1）从输入端开始，逐级推导出函数表达式。（略）列真值表。（略）（3）确定逻辑功能。假设变量A、B、C和函数R、&均表示一位二进制数，那么，由真值表可知，该电路实现了一位全减器的功能。A、B、C、3、F?分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。ABF2 C被减数减 数借 位-差4.3分析图4.3电路的逻辑功能解：实 现 1 位全加器。4.4设 A B C D 是一个8 4 2 1 B C D 码，试用最少与非门设计一个能判断该8 4
19、 2 1B C D 码是否大于等于5的电路，该数大于等于5,F=1；否则为0。解：逻辑电路如下图所示：4.5试设计一个2 位二进制数乘法器电路。解：为了使电路尽量简单，希望门数越少越好，本电路是四输出函数，圈卡诺圈时要尽量选择共有的卡诺圈以减少逻辑门的数量。电路图略。4.6试设计一个将8 4 2 1B C D 码转换成余3 码的电路。解：电路图略。4.7在双轨输入条件下用最少与非门设计下列组合电路：解：略4.8在双轨输入信号下，用最少或非门设计题4.7的组合电路。解：将表达式化简为最简或与式：(1)F=(A+C)(A+B+A+C+A+B+C(2)F=(C+D)(B+D)(A+B+C)=C+D+
20、B+D+A+B+C(3)F=(A+C)(A+B+D)(A+B+D)=A+C+A+B+D+A+B+D(4)F=(A+B+C)(A+B+C)=A+B+C-*A+B+C4.9 已知输入波形A、B、C、D,如图P 4.4所示。采用与非门设计产生输出波形如F的组合电路。解：F=A C+B C+C D电路图略4.1 0 电话室对3 种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、普通电话，分别编码为11,10,01。试设计该编码电路。解：略4.1 1试将2/4 译码器扩展成4/16 译码器解:04.1 2试用7 4 13 8 设计一个多输出组合网络，它的输入是4 位二进制码A B C D,
21、输出为:F i ：A B C D 是4 的倍数。F2：A B C D 比2 大。F3：A B C D 在811之间。F i ：A B C D 不等于0。解：电路如下图所示：F4&-oI，-34567-Y-Y-Y-Y-Y-Y-Y-YAoAlA274138ElE2AE2B.oI234567-Y-Y-Y-Y-Y-Y-Y-YAoAlA274138ElE2AE:BDcB0 0o-O4.13试将八选一 MUX扩展为六十四选一 MUXo解：方法一：A?A|AoENA?AA()D oD|7 4 15 1(1)YD.D3D4D5D6D?ENA?A|A。D oD i 7 4 15 1(2)YD22D4D5D6D7
22、21001234567AAADDDDDDDD方法一电路图-N2100234567-EAAADDDDDDDDENA2AIA。DoD1 74151(1)Do2D4D5D6D;YENA2AA()DoD1 74151(8)VD,5D4D5D65方法二电路图4.1 4试用7 4 15 1实现下列函数:产(A3,C,D)=Z皿1,2,4,7)0解：(1)电路图如下所示：(2)F(A,B,C)=A B+A B+C解:ABC01111101574-N2100234567-EAAADDDDDDDD(3)F(A,B,C,D)=A B C+B C D+A C D解:A.BC.0-o-D001.D-N2IOOI234
23、567-EAAADDDDDDDD74151 Y尸(A,8 C,3)=2./77(0,3,12,13,14)+工帽班解：令A=A?、B=A i、C=A()贝!J：D o =D7=D,D i =D,D6=1,D2=D3=D i =D5=0。相应的电路图如下图所示：(5)F(A,S,C,D,E)=A B C D+A B C E+B C D E解：电路图略。4.1 5用眩7 4 15 3实现下列函数：(1)F(A,B,C,D)=2,4,7,15、解：电路图如下:C D(2)F(A,B,C)=L.(1,2,4,7)解：4.1 6试在图4.2.解：31的基础上增加一片7 4 8 5,构成25位数据比较器。
24、A 2 4 A 2 3 A 2 2nilA201A 3 A2 A1 A 0B 3 B 2 B 1B 0(A B)i(A=B)i6 2 411117 4 8 5A|5A|9 A 18 A l 7 B|9B15A 4 A 13 A l 2A 9 A 8 A 7 B 9 B 8 B 7 BA 4 A 3 A 2I n rB 4 B 3 B 2A 3 A 2 A 1 A。B 3 B 2 B 1B 0(A B)i(A=B)i 7 4 8 5(A=AAAz B)i(A=B)i 7 4 8 5(A=B)i(A=B)j 7 4 8 5(A 1001时，须加0110修正项进行调整，计算结果为CCCQC。4.18
25、 用 74283将 8421BCD码转换为余3BCD码。解：电路图如右所示:4.20 用 74283 将 8421 BCD 码转换为 5421 BCD 码。解：S 3S2S i.S o-0A3AoA iC OA。S 3C I74283s.B3sB2S o B,B o8424BCDAAAA2s42 8 3oI23BBBB0010842一BCD4.21 设 A=A3 A2 AI A0，B=B3 B2 BI B0 是两个 4 位二进制数。试用 7485 和 74157（四二选一 M UX）构成一个比较电路并能将其中大数输出。试画出逻辑图。大一数-输出ID。1D11Y2D02D12Y3D0 74157
26、3DI4D3Y4D4YAo EN101231OBBBB4.22分析如下图所示的组合网络中，当 ABCD从0100向1101变化时和ABCD从 1000向1101变化时，是否会出现冒险？试用增加多余项和取样脉冲的方法来避免冒险现象。解：1.当 ABCI）从0100向1101变化时：电路中存在功能冒险。2.当 ABCD从 1000向 1101变化时：电路中不存在功能冒险。再判断是否有逻辑冒险：AC=1 0 时，存在0 型逻辑冒险。3.增加多余项的方法消除逻辑冒险：F=CD+BD+AD+AB4.加取样脉冲法避免冒险：5.1基本触发器的逻辑符号与输入波形如图P5.1所示。试 作 出 Q、Q 的波形。s
27、n-n n：!n m n：I I I I I I I I I I I I I II I I I I I I I I I I I I II I I I I I I IQQ图 P 5.15.2 图 P 5.2 电路，在开关S由 小 拨 到 B点，再由B点拨回A点过程中，A、B两点电压波形如图中所示。试 作 出 Q和 1 端的波形。图 P 5.25.3分析图P 5.3 的逻辑功能：列出真值表，导出特征方程并说明SD、RD的有效电平。解：（1）列真值表如下下略SD RDQn+10 0Qn0 101 011 105.4对于图P 5.4电路，试导出其特征方程并说明对A、B的取值有无约束条件。解：（1）列真
28、值表如下下略A BQn+I0 010 111 0Qn1 115.5试写出图P 5.5 触发器电路的特征方程。1&2&R55.p图IsCP=O 时，Qn+1=QnCP=1 时,Qn+1=S+RQnSR=05.6试写出图P5.6 各触发器电路的特征方程。(a)特 征 方 程：Qn+1=l.C P|(b)(h)略5.7维阻D触发器的CP和 D信号如图P5.7 所示，设触发器Q端的初态为“0”，试作Q端波形。图 P5.7 图 P5.85.8维阻D触发器构成的电路如图P5.8 所示，试作Q端波形。解：特征方程为：，Q端波形如图P5.8所示。5.1 0画出图P5.10中 Q端的波形。设初态为“0”。解：Q
29、端波形如图P5.10所示。c p _ n _ n _ n _ r L n _Q图 P5.105.1 1画出图P5.11电路Q端的波形。设初态为“0”。解：Q端波形如图P5.11所示。QiQ2CP.图 P5.11CP2皿I I IDP5.125.1 2画出图P5.12电路中Qi、Q2的波形。Q端波形如图P5.12所示。5.1 3画出图P5.13电路中Q1和 Q 2的波形。cp.UMirLTT.fL图 P5.135.14试作出图P5.14中 Q端和Z 端的波形。设 Q的初态为“0”。解：Q、Z端波形如图P5.14所示。CPAQZII I I l l i I II I i_ LJ I I I III
30、 I I l l i I II I I l l i I图 P 5.14图 P 5.155.1 5画出图P 5.15 电路中Q端的波形。解：Q端波形如图P 5.15 所示。5.16试作出图P 5.16 电路中QA、QB的波形。解:Q端波形如图P 5.16 所示。RD JcpC P Q 2II I I I IQ iII I I I I1 -1-I r-r-Q2 1 ;U I:图 P 5.165.1 7试作出图P 5.17 电路中Q i、Q2的波形。解：Q端波形如图P 5.17 所示。5.18试作出图P 5.18 电路中Q 1和 Q2的 波 形（设 Q 1和 Q 2 的初态均为“0”），并说明Q i
31、 和Q 2对于C P2各为多少分频。解:Q端波形如图P 5.18 所示。f fJ Q _ Q J Q2 _CP,I-1 I-Q l 和 Q 2对于C P 2都是4分 频,即un-n-L-rti ii1r ii1 nli rT1CPAQ图 P 5.185.1 9已知电路如图P 5.19,试作出Q端的波形。解：Q端波形如图P 5.19 所示。图 P 5.19设 Q的初态为“0”。5.2 0己知输入5、输出u 0波形分别如图P 5.20所示，试用两个D触发器将该输入波形转换成输出波形。解：实现电路如图P 5.20所示。图 P 5.205.2 1试分别用公式法和列表图解法将主从S R 触发器转换成J
32、K 触发器。解：略6.1 试分析下图所示电路。解：1)分析电路结构：略2)求触发器激励函数：略3)状态转移表：略4)逻辑功能：实现串行二进制加法运算。X 及为被加数和加数，Q 为低位来的进位，Q”表示向高位的进位。且电路每来一个C P,实现一次加法运算，即状态转换一次.例如 X l=11011O X 2=110100,则运算如下表所示：L S B 0M S B节拍脉冲C PC P 1C P 2C P 3C P 4C P 5C P 6C P 7被 加 数 X I0110110加数X 20010110低位进位Q,0001011高位进位Q-0010110本位和 Z01010116.2 试作出101序
33、列检测器得状态图，该同步电路由一根输入线X,一根输出线Z,对应与输入序列的101的最后一个“1，输出z=u其余情况下输出为“0”。(1)101序列可以重叠,例如：X：010101101 Z：000101001(2)101 序列不可以重叠，如:X：0101011010 Z：0001000010解：1）S。：起始状态，或收到1 0 1 序列后重新开始检测。S,：收到序列起始位“1”。S2：收到序列前2 位“1 0”。1 0 1 0 1.1 0 1 0 1.6.3 对下列原始状态表进行化简：（a）S(t)N(t)Z(t)XXn1n iAAB00BCA01CBD01DDC00解：1）列隐含表：2）进行
34、关联比较3）列最小化状态表为:S(t)N(t)/Z(t)x=oX=1aa/0b/0bb/0a/1(b)S (t)N (t)/Z (t)x=oX=1AB/0H/0BE/0C/lCD/0F/0DG/0A/1EA/0H/0FE/lB/lGc/oF/0HG/lD/l解：1）画隐含表：2）进行关联比较：3）列最小化状态表:S (t)N (t)/Z (t)x=oX=1ab/0h/0be/0a/1ea/0h/0he/1b/l6.4 试回出用M S I移存器741 94构成8 位串行令并行码的转换电路741 94和一个D 触发器）。解:解 用 3 片 741 94：（用 3 片 741 94或 2 片 Qo
35、Q I Q2 Q 3CR MoCP 74194 M iDSR DSLD()D|D2 D3串彳询入74194 Mi74194M iDSLD。D|D 2 D3 Qo Q 1 Q 2 Q 3M 02）用 2 片 741 94和一个D 触发器Q oQ；Q 2Q；Q：Q；Q6Q；Q sMoM,下一操作清。00000000011准备送数C P K0111111110准备右移CP2tD；Do011111110准备右移CP3 tD；D；D；01111110准备右移CP4 tD；Do0111110准备右移CP5 tD；UD；D；D（；011110准备右移CP6 tD；D；D；D；D；01110准备右移CP7 f
36、D；D；D；UD；Do0110准备右移CP8 tD；D；D；D；D；011准备送数Ql Q2 Q 3 Q4状态转移表同上。6.5试 画出741 94构 成 8 位并行分串行码的转换电路状态转移表:Q。Q JQ JQQ/Q；Q/M oM i操 作启动11 准备并入CPi t0DODI,D2D3D4D5D6,D710 准备右移CP2t10D0，Dl D2D3D4D5,D6，10准备右移CP3T110DODl,D2D3D4D510 准备右移CPI1110DODl D2,D3i)r10准备右移CP5T11110DODl,D2 D310 准备右移CP6f111110D0，Dl,D210准备右移CPv T
37、1111110DODl,10 准备右移c PxT11111110D0，11 准备并入6.6试分析题图6.6 电路，画出状态转移图并说明有无自启动性。解：激励方程：略状态方程：略状态转移表：序 号Q 3 Q 2 Q 1000010012010301141005101偏 离1 101 1 1状 态1 11玲0 0 0状态转移图该电路具有自启动性。6.7 图 P6.7 为同步加/减可逆二进制计数器，试分析该电路，作出X=0和 X=1时的状态转移表。CP解：题 6.7 的状态转移表ffi P6.7X0z00000111110111111100011101101001101110000110010110
38、01011101000101010010010011000001000011100011101100001100101000101010000010000110000110010000010000100000100001100000001010001001001001000110100110100010100010101010101100101100111010111100001100010010110011010011010101101101111000111001101011101111001111011111111110(.)0006.8 分析图6.8 电路，画出其全状态转移图并说明能否
39、自启动。解：状态转移图：偏离态能够进入有效循环，因此该电路具有自启动性。逻辑功能：该电路是一个M=5的异步计数器。6.9 用 IKFF设计符合下列条件的同步计数器电路。当 X=0时为M=5的加法计数器，其状态为0,1,2,3,当 X=1时为M=5的减法计数器，其状态为7,6,5,4,4。3。6.1 0 试改用触发器实现第9 题所述功能的电路。解：略6.1 1试用JK FF设计符合图6.1 1 波形，并且具备自启动性的同步计数电路。6.1 2用四个DFF设计以下电路：(1)异步二进制加法计数器。(2)在(1)的基础上用复“0”法构成M=1 2的异步加法计数器。解：(2)反馈状态为1 1 0 06
40、.1 3用四个DFF设计以下电路：(1)异步二进制减法计数器。(2)在(1)的基础上用复“0”法构成M=1 3的异步计数器。解：题 6.1 3(2)电路图6.1 4 用DFF和适当门电路实现图6.14的输出波形Z。提示：先用DFF构成M=5的计数器，再用Qn Q,、Qi和CP设计一个组合网络实现输出波形.6.1 5 试用DFF和与非门实现图6.15“待设计电路”。要求发光二极管前3 s亮，后2 s暗,如此周期性重复。解：6.1 6 试写出图6.16中各电路的状态转移表。CP(b)(a)解：(a)CR Q 3Q 1Q3Q 2Q,Q 00000000100100011010001010110011
41、11000-1001M=10(b)LD=Q3QIM=8Q3Q 2Q1Q 00011010001010110011110001001-10106.1 7 写出图6.17电路的状态转移表及模长M 二?Q。CP解：状态转移表:Q 3 Q 2 Q 1 Q o0000111100110011010101010 4101010_1置 11置 15置 3置 7M=86,1 8 试分析图6.18能实现M 二?的分频。-CP解：74161(1)的 短 接 至 74161(2)的 C P,两 74161为异步级联,反馈状态为(4C)产76,又利用异步清0 端，所以旧76。6.1 9试 用741 61设 计 循 环
42、 顺 序 为0,1,2,3,4,5,1 0,1 1,1 2,1 3,1 4,1 5,0,1的 模 长 为1 2的计数电路。为了使其具有自启动性，将 弓，1接入与非门。6.2 0试 用7 41 6 1设 计 能 按8 421 BCD译 码 显 示 的0 59计 数 的6 0分频电路。解：M=6 M=1 0CP6.2 1试 用T F F实现符合下述编码表的电路。Q：，Q 2Q iQ。|R o-6-6-o|0i00i010i100i1110001i0。1i01解：略。6.2 2试 分 析 图6.22(a)(b)2个计数器的分频比为多少？困 P6.22解:M=MIXM2=636.2 3试说明图6.2
43、3电路的模值为多少，并画出74160(I)的Q。、Qi、Q?、Ch端，74160(II)的Q。和乩端的波形，至少画出一个周期。6.2 4试写出图6.24中各电路的状态编码表及模长。Qs Q?Q：Q oCP-jCPo-O C R7490Qi Q：Q)Q u*-CCPo7490C P-o C P i瓜】R02 SJ S?2图 P6.24解：(1)异步清o，8 421 BCD码|Q3Q 2QiQ。|0000o l0010010001！L10J(2)异步置9 5421 BCD码|QoQ 3Q 2Q J00o|001001001101001000100106.25试用7 49 0 设计用8 421 BC
44、D编码的模7计数器。用 即、G 作反馈端;(2)用 S w、S 9 2作反馈端。解：(1)(2)6.2 6 试用7 49 0 设计用5421 BCD编码的模7计数器。用 心、加作反馈端；(2)用 Sw,S 9 2作反馈端。解：(1)(2)Qo Q3 Q2 Q1 CP 1 -7490R(”R(2 S 9 1 s 92 CP()j6.2 7 写出图6.27 分频电路的模长CP图 P6.27解：M,=6,M2=8 电路的模长应为6 和 8 的最小公倍数2 4,即 M=24。6.2 8 写出图6.28的模长及第一个状态和最后一个状态。CP图 P6.28解：M,=7,M2=8 电路的模长应为7 和 8
45、的最小公倍数5 6,即 1=56。6.2 9 图 6.29是串入、并入一串出8 位移存器74165的逻辑符号。试用74165设计一个并行一串行转换电路，它连续不断地将并行输入的8 位数据转换成串行输出，即当一组数据串行输出完毕时，立即装入一组新的数据。所用器件不线，试设计出完整的电路。1 MHzSSHJFF/LOAD74165CLKINHIBIT Q?CLKDg Di Dz 4 l)4 Dj D6 DTa用行输出一do di di d)ds de d.图 116.29解：6.3 0 电路如图6.30所示，试写出其编码表及模长并说明理由。国 R6.3O解：QTQzQ.Q。|W000o001010
46、01io10010！o110LL10 0 0M=10,因为反馈状态为1100,在 8421BCD码中不会出现。所以模长仍为10。6.3 1 现用信号为/=100Hz的矩形波，试用两块7490将该信号变换成五=2IIz的方波。解：M,=5(8421BCD)M2=10(5421BCD)6.32试用一片7490和一个JKFF构成M=12的分频电路。并要求该电路的第一状态为0001。解:6.3 3 在上题中，若要求其输出为8421BCD译码显示时，即计数状态为01,0 2,，11,12编码。试再用一片7490和一个JKFF实现电路。解:6.3 4 试用一片7490和一片八选一数据选择器74151实现图
47、6.14输出波形Z。CP 川河川z解:A lENA()Q3 Q2 Q i Qo cP 7490R()l R()2 S 9 1 s 92 CP 74151201234567A-DDD-DDDDDY6.3 5 用 DF F 设计移位型序列信号发生器，要求产生的序列信号为(1)1 1 1 1 0 0 0 0.(2)1 1 1 1 0 0 1 0 0.O解：(1)电路图为：(2)S IDS 1DCls IDCl C P 74161L。Do Di D2 DJ图 P6.39解：F 处的序列为：0100001011。图 P6.406.4 0 写出图6.4 0 中 74161输出端的状态编码表及74151输出
48、端产生的序列信号。解：F 处的序列信号为:1111000110。6.4 1 试写出图P6.4 1 中 74194输出端Qo处的序列信号。f f l 困、41解：Q)处的序列信号为：011101001100列。6.4 2 用 74194设计序列信号发生器产生序列信号:(1)1110010,.；(2)101101,.o解：Mi Q o Qj Q2 AM()7 41 9 4 CRD$RDSLCP D()D2 D31 1 1 1(2)-AR D8.C P CP D()D.D、1 1 0 16.43 试用 7 41 6 1 S=1 时,产生序列解：题 6.42(2)电路图7 41 51 及少量与非门实现
49、如下功能：当 S=0 时,Ul O l O O o-s-s-N01234567E-DDDOOOQQ7 41 51 Y产生序列1 0 1 1 0 1 0；当J三二 2 A 4)1 1 1 CCP-p。3。2 Q G oT 7 41 6 1 Qcc-LD CR 3CP O 3 D?D Do题 6.4 3 电路图6.4 4试 用 7 41 6 1、7 41 51 及若干与非门设计一电路同时输出两个不同的序列信号:Z,=1 1 1 1 0 0 0 1 0 和 Z2=1 0 1 1 1 0 0 0 1,(不另加控制信号)解：Tme丽为女-QD4A4D7A?A A)7 41 51 Y4 1 n,zl1 1
50、 o YCPP Q Q Q G oT 7 41 6 1 QccCP 3。2 D R)&1题 6.44电路图6.4 5设计一个小汽车尾灯控制电路。小汽车左、右两侧各有3 个尾灯，要求：（1）左转弯时，在左转弯开关控制，左侧3 个灯按题图/K 45所示周期性地亮与灭；（2）右转弯时，在右转弯开关控制，左侧3 个灯按题图用.45所示周期性地亮与灭；（3）左、右两个开关都作用时，两侧的灯做同样的周期地亮与灭；（4）在制动开关（制动器）作用时，6 个尾灯同时亮。若在转弯情况下制动，则 3 个转向尾灯正常动作，另一侧3 个尾灯则均亮。ABCO 0 0 o o-o O 0-0 0 0灭 亮 灭图 76.45