《内存组织原理与接口.ppt》由会员分享，可在线阅读，更多相关《内存组织原理与接口.ppt（41页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第七章 内存组成、原理与接口1.微机存储系统概述2.半导体结构与原理3.典型半导体存储器芯片4.内存组成及其与系统总线的连接5.PC系列微机的内存组织7.1 微机存储系统概述除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）27.1.1 存储器的分类按用途分类内部存储器（内存、主存）外部存储器（外存、辅存）按存储介质分类半导体集成电路存储器磁存储器光存储器37.1.2 半导体存储器的分类与特点按制造工艺双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用属性随
2、机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失47.1.2 半导体存储器的分类与特点半导体半导体存储器存储器只读存储器只读存储器（ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM）非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM）紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）5读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失6只读存储器只读存
3、储器ROM掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程用户多次擦除和编程EEPROM（E2PROM）：）：采用加电方法在线进行采用加电方法在线进行擦除和编程，也可多次擦写擦除和编程，也可多次擦写Flash Memory（闪存）：能够快速擦写的（闪存）：能够快速擦写的EEPROM，但只能按块（，但只能按块（Block）擦除）擦除返回本章目录77.1.3 存储器的主要性能参数存储器的主要性能参数存储容量对于M位地址总
4、线、N位数据总线的半导体存储器芯片的存储容量则为2MN位存取速度存取时间(Access Time)TA：启动一次存储器操作，到完成该操作所经历的时间存储周期(Memory Cycle)TMC：为连续进行两次独立的存储器操作之间所需的最小时间间隔可靠性MTBF(Mean Time Between Failures)，即平均故障间隔时间来衡量，MTBF越长，可靠性越高性能价格比返回本章目录8 存储体存储器芯片的主要部分，用来存储信息 地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑选中存储芯片，控制读写操作7.2半导体存储器结构与原理返回主目录97.2.1 半导体存
5、储器芯片的结构返回本章目录地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS10 存储体返回本章目录每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据一个存储单元提供并行操作的位单元数称为存储器的字长 存储容量与地址、数据线个数有关：芯片的存储容量2MN 存储单元数存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数 11(2)片选和读写控制逻辑返回本章目录片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE*控制写
6、操作。有效时，数据进入芯片中该控制端对应系统的写控制线127.2.2 静态RAM返回本章目录SRAM的基本存储单元是6管静态MOS电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址137.2.2 动态RAM返回本章目录DRAM的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放一位需要8个存储芯片构成一个字节
7、单元每个字节存储单元具有一个地址147.2.3 随机存取存储器返回本章目录静态RAMSRAM 2114SRAM 6264动态动态RAMDRAM 4116DRAM 216415只读存储器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A167.3.1 6管SRAM存储单元返回本章目录字字或或行行选选线线ABT5T6T1T2T3T4D*D写写“1”，A点为高电平，点为高电平，B点为点为低电平，使低电平，使T4截止，截止，T3导通。当导通。当行选信号消失后，行选信号消失后，T3和和T4的互锁的互锁将保持写入的状态不变，并由电将保持写入的状态
8、不变，并由电源提供其工作电流，只要不断电，源提供其工作电流，只要不断电，该状态就将一直保持下去。如果该状态就将一直保持下去。如果要写要写“0”，则有关状态相反，则有关状态相反 当选中该单元读信息时，若当选中该单元读信息时，若A点点为高电平，为高电平，B点为低电平，则读点为低电平，则读出出“1”，否则读出，否则读出“0”177.3.2 SRAM芯片2114返回本章目录存储容量为1K418个引脚：10根地址线A9A04根数据线I/O4I/O1片选CS*读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2
9、CS*GND功能功能187.3.2 SRAM 2114的读周期返回本章目录TA读取时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上TRC读取周期两次读取存储器所允许的最小时间间隔有效地址维持的时间197.3.2 SRAM 2114的写周期返回本章目录TW写入时间从写入命令发出到数据进入存储单元的时间写信号有效时间TWC写入周期两次写入存储器所允许的最小时间间隔有效地址维持的时间207.3.4 EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）进行编程编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息1编程就是将某些单
10、元写入信息021EPROM芯片2716返回本章目录存储容量为2K824个引脚：11根地址线A10A08根数据线DO7DO0片选/编程CE*/PGM读写OE*编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss227.3.4 EPROM芯片2764返回本章目录存储容量为8K828个引脚：13根地址线A12A08根数据线D7D0片选CE*编程PGM*读写OE*编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2
11、GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615237.3.5 EEPROM返回主目录用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）有字节擦写、块擦写和整片擦写方法并行EEPROM：多位同时进行串行EEPROM：只有一位数据线24EEPROM芯片2817A存储容量为2K828个引脚：11根地址线A10A08根数据线I/O7I/O0片选CE*读写OE*、WE*状态输出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2
12、GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615257.4内存的组成及其与系统总线连接7.4.1(1)内存组成与接口设计的基本工作(2)内存借口设计应从准备开始,作好地址,数据,控制三总线的连接.267.4.2 用译码器实现芯片选择若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位这个扩充方式简称“位扩充”277.4.2.用译码器实现芯片选择芯
13、片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”287.4.3 实现芯片选择的三种方法1 全译码法:所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多29全译码1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围A12A0A19A18A17A16A15A14 A13307.4.3 实现芯片选择的三种方法2 部分译码:只
14、有部分（高位）地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费31部分译码A19 A15A14 A12A11A0一个可用地址123410101010000001010011全0全1全0全1全0全1全0全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH32线选译码3 线选译码只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会出现地址重复一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用33线选译码
15、示例A19 A15A14 A13A12A0一个可用地址121 00 1全0全1全0全104000H05FFFH02000H03FFFH347.4.4 DRAM连接1 行地址和列地址的传送2 RAS和CAS信号的产生3刷新控制357.5 PC系列微机的内存组织当CPU的数据宽度大于8位时，要求内存系统能够实现单字节和多字节的操作，因此，在PC系列微机中使用分体结构来组织内存系统367.5.1 8086微机的内存分体8086CPU的16位微机系统，要求实现对内存的一次访存操作既可以处理一个16位字，也可以只处理一个字节8086系统中1M字节的内存地址空间实际上分成两个512K字节的存储体“偶地址存
16、储体”和“奇地址存储体”偶地址存储体连接8086的低8位数据总线D7D0奇地址存储体则连接8086的高8位数据总线D15D8地址总线的Al9A1与两个存储体中的地址线Al8A0连接最低位地址线A0和8086的“总线高允许”(BHE*)信号用来选择存储体378086系统内存的分体结构387.5.1 80386/486微机内存分体D23-D16D15-D8D7-D0译译码码器器2号号体体0号号体体D31-D243210DBABA1A03号号体体1号号体体32位位CPU的内存分体的内存分体397.5.2 内存空间分配常规内存地址从00000H9FFFFH的640KB的RAM区，又称为“基本内存”、传统内存”、“实存”等用来存放操作系统的核心程序、系统工作参数和一些应用程序，其最底端的00000H003FFH为中断向量表 保留内存A0000HBFFFFH为128KB的视频缓冲区C0000HDFFFFH为128KB的ROM扩充区，用于视频图像ROM、扩充卡缓存和存放EMS页面帧等E0000HEFFFFH为64KB的保留区F0000HFFFFFH为64KB的系统ROM区，存放开机引导程序、诊断程序和系统BIOS40内存空间分配图41