《基于vhdl的乒乓球游戏机设计大学论文.doc》由会员分享，可在线阅读，更多相关《基于vhdl的乒乓球游戏机设计大学论文.doc（19页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 基于VHDL的乒乓球游戏机设计 第19页 共23页 1引言EDA（Electronic Design Automation，电子设计自动化）技术是现代电子工程领域的一门新技术。它提供了基于计算机和信息技术的电路系统设计方法。EDA技术的发张和推广应用极大地推动了电子工业的发展。EDA技术就是以计算机为工具，在EDA软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件自动地完成逻辑编译，逻辑化简，逻辑分割，逻辑综合及优化，逻辑布局布线，逻辑仿真，直至对于特定目标芯片的适配编译，逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式，即利用硬件描述语言来完成对系统硬件功能的描
2、述，在EDA工具的帮助下就可以得到最后的设计结果1。近年来，集成电路制造技术的快速发展, 一方面促进了相应设计技术的发展, 另一方面也对设计技术提出了更高的要求。当前集成电路设计, 面临着功能强、性能好、规模大、成本低、设计周期短等一系列要求和挑战, 这些要求和挑战引起了集成电路设计方法的全面革新。当今, 以行为设计为主要标志的新一代数字系统设计理论已形成并得到发展。在集成电路的数字系统的系统级设计中, VHDL 硬件描述语言构造的描述模型优化设计, 有利于高效利用设计空间, 实现设计结构的精确分析, 使芯片资源得以充分利用。1.1课题的背景、目的20世纪末，电子技术获得了飞速的发展，在其推动
3、下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。而休闲时间越来越少的人们越来越没太多的时间出去搞户外活动，于是众多电子游戏相应而出，成为大家的娱乐节目。因此设计了这个两人的乒乓球游戏。而电子信息类产品的开发明显地出现了两个特点：一是开发产品的复杂程度加深；二是开发产品的上市时限紧迫。而伴随着如上两个特点的产生，相应的出现了设计上的两个问题。其一，在电子系统日趋数字化、复杂化和大规模集成化的今天，电子厂商们越加迫切地追求电子产品的高功能、优品质、低成本、微功耗和微小封装尺寸，从而使得电
4、子设计日趋复杂。那么如何去完成这些高复杂度的电子设计呢?其二，电子产品设计周期短和上市快是电子厂商们坚持不懈的追求，那么面对日趋复杂的设计，又如何能够缩短开发时间呢？解决以上两个问题的唯一途径是电子设计自动化（EDA）,即用计算机帮助设计人员完成繁琐的设计工作。1.2课题设计主要内容 两人乒乓球游戏机是用8个发光二级管代表乒乓球台，中间两个发光二极管兼做乒乓球网，用点亮的发光二极管按一定方向移动来表示球的运动。在游戏机的两侧各设置发球和击球开关，甲乙双方按乒乓球比赛规则来操作开关。当甲方按动发球开关时，靠近甲方的第一个发光二极管亮，然后发光二极管由甲方向乙方依次点亮，代表乒乓球的移动。当球过网
5、后按照设计者规定的球位乙方就可以击球。若乙方提前击球或者未击到球，则甲方得分。然后重新发球进行比赛，知道一方记分达到21分为止，记分清零，重新开始新一局比赛。2 开发工具简介2.1EDA技术EDA2是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。EDA技术是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿
6、真以及对于特定目标芯片的适配编译和编程下载等工作。典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。也就是说，综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换低级的、可与目标器件FPGA/CPLD相映射的网表文件。硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PAS
7、CAL而言的。HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构和连接方式。设计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD内部结构，并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件。目前，就FPGA/CPLD开发来说，比较常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。2.2硬件描述语言VHDL2.3 MAX+PLUS的介绍3设计方案3.1状态机的设计思路状态机设置了7个状态，分别是“等待发球状态”，第一盏灯亮状态“，第八盏灯亮状态”，“球向乙移动
8、状态”，“球向甲移动状态”，“允许甲击球状态”，“允许乙击球状态”。这是该程序中起作用的7个状态。开始的时候处于“等待发球状态”，若甲发球则状态转移到“第一盏灯亮状态，若乙发球则转移到”第八盏灯亮状态“，具体说明以甲发球为例。若发球后乙没有提前击球规定球移动到对方第一个发光二极管时允许击球，那么状态机从“第一盏灯亮状态”转移到“球向乙移动状态”。若在“球向乙移动状态”乙仍然没有提前击球，状态就转移到“允许乙击球状态”，在此状态下，如果乙击球了，那么状态就转移到“球向甲移动状态”。在“第一盏灯亮状态”，“球向乙移动状态”中，如果乙击球了，就算提前击球，这样甲得分，状态转移到“等待发球状态”等待发
9、球。“球向甲移动状态”之后的过程和前面的过程只不过是甲乙角色的调换而已。状态转移规则都是一样。图3-1给出了乒乓游戏机的状态转移图。第一盏灯亮第一盏灯亮第一盏灯亮第一盏灯亮第一盏灯亮第一盏灯亮第一盏灯亮图3-13.2乒乓球游戏机实体的设计设计该乒乓球游戏机的输入/输出端口。首先考虑输入端口，一般都应该设置一个异步置位端口reset，用于在系统不正常时回到初始状态；两个发球输入端serve1和serve2，逻辑1分别表示甲方和乙方的发球；两个击球输入端hit1和hit2，逻辑1分别表示甲击球和乙击球；一个开始游戏按钮startbutton，处于逻辑1表示可以游戏；还得有一个时钟输入端口clk。其
10、次考虑输出端口，芯片应该有8个输出端口来控制8个发光二极管，输出逻辑1即输出一个高电平，可以使发光二极管点亮；另外，要直观地表示双方的得分，就得用到七段译码器，每方用到2个，可以表示021的数字，每个七段译码器需要芯片的7个输出端口来控制，总共需要28个输出端口。实体的设计如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity pingponggame is port(reset: in std_logic;clk: in st
11、d_logic;startbutton: in std_logic;serve: in std_logic_vector(1 to 2);hit1,hit2: in std_logic;light: out std_logic_vector(1 to 8);score11,score12,score21,score22: out std_logic_vector(1 to 7);end pingponggame;3.3状态机编程实现状态机设置了7个状态，分别是等待发球状态（waitserve）、第一盏灯亮状态（light1on）、第八盏灯亮状态（light8on）、球向乙移动状态（ballmo
12、veto2）、球向甲移动状态（ballmoveto1）、允许甲击球状态（allow1hit）和允许乙击球状态（allow2hit）。状态waitserve，light1on，ballmoveto2，allow2hit，light8on，ballmoveto1和allow1hit代表的具体数值依次是0到6.在波形模拟图中是用数值来表示状态的。乒乓球游戏机中有两个计数器count1和count2，分别记忆甲的得分和乙的得分；一个i信号，用它的数值来控制状态机外8个发光二极管的亮和暗，比如当i=1时表示第一个发光二极管亮，用发光二级管的轮流发光表示球的移动轨迹。输入状态机的信号有游戏开关startb
13、utton信号，它是1位二进制信号，数值为1表示可以进入游戏；serve信号，是一个2位二进制向量，“01”表示甲发球；两个二进制信号hit1和hit2分别表示甲乙是否击球，若数值为1，表示击球，不为1表示不击球。以下是状态机进程代码。process(clk)beginif reset=1 theni=0;count1=00000;count2=00000;elsif clkevent and clk=1thenif count1=10101 or count2=10101then i=0;count1=00000;count2=00000; elsif startbutton=0 then
14、i=0;count1=00000;count2case serve iswhen 00 = i i=1;state i=8;state i i i=2;if hit2=1 then i=0;count1=count1+1;state=waitserve;elsestate i=7;if hit1=1 then i=0;count2=count2+1;state=waitserve;elsestateif hit1=1 then i=0;count2=count2+1;state=waitserve;elsif i=2 then i=1;state=allow1hit;else iif hit2
15、=1 then i=0;count1=count1+1;state=waitserve;elsif i=7 then i=8;state=allow2hit;else iif hit1=1 then i=2;state=ballmoveto2;else count2=count2+1;i=0;stateif hit2=1 then i=7;state=ballmoveto1;else count1=count1+1;i=0;state=waitserve;end if;end case;end if;end if;end process;3.4记分译码器的设计七段译码器是在数字电路设计中经常用
16、到的显示电路。所谓七段译码器，其实是由7段发光二极管组成的用于显示数字的器件。如图3-2所示。图3-2 其中的a,b,c,d,e,f,g飞奔为7段发光二极管，通过控制每个发光二极管的亮和暗，可以分别显示09十个数字。例如，b和c两段发光二极管亮，其他发光二极管暗，则表示数字“1”；a,b,g,e和d五段发光二极管亮，其他发光二极管暗，则表示数字“2”。七段译码器有7个输入端，分别控制ag七段发光二极管。记分译码器（mydecoder）：由于记分需要显示出来，所以要使用七段译码器。而状态机中的记分是由5位二进制码来表示的，即count1和count2.以下程序就是实现从5位二进制码转换成七段译码
17、显示。bcout1(1)和bcout2(1)表示a段，bcout1(2)和bcout2(2)表示b段，以此类推，bcout1(7)和bcout2(7)表示g段。这个记分译码器电路是针对乒乓球游戏机的特点进行的特别设计，采用的是全部列举的方法，代码如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity mydecoder isport(binaryin: in std_logic_vector(1 to 5);bcdout1: o
18、ut std_logic_vector(1 to 7);bcdout2: out std_logic_vector(1 to 7);end mydecoder;architecture m of mydecoder issignal tembinaryin:std_logic_vector(1 to 5);beginprocess(binaryin)begintembinaryin bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=111
19、1110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1
20、=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=1101101;bcdout2bcdout1=1101101;bcdout2bcdout1=1101101;bcdout2=1111110;end case;end process;end m;3.5构造体的设计 构造体代码如下：architecture game of pingponggame is type pingpong is (waitserve,light1on,ballmoveto2,allow2hit,light8on,ballmoveto
21、1,allow1hit);signal state:pingpong;signal i:integer range 0 to 8;signal count1,count2:std_logic_vector(1 to 5):=00000;component mydecoder isport(binaryin: in std_logic_vector(1 to 5);bcdout1: out std_logic_vector(1 to 7);bcdout2: out std_logic_vector(1 to 7);end component;beginprocess(clk)begin.end
22、process;light=10000000 when (i=1) else 01000000 when (i=2) else 00100000 when (i=3) else00010000 when (i=4) else00001000 when (i=5) else00000100 when (i=6) else00000010 when (i=7) else00000001 when (i=8) else00000000;u0: mydecoder port map(count1,score11,score12);u1: mydecoder port map(count2,score2
23、1,score22);end game; 该构造体紧跟在实体设计之后，这样就完成了数字乒乓游戏机的VHDL源程序编写。从构造体设计中可以看到，控制整个乒乓球游戏机运转的就是状态机进程，它对各个外围部分起控制作用。它是整个程序的核心，起到一个中心控制器的作用。而外围的部分，比如分数显示，球的轨迹，都是通过状态机传出的信号来控制，这就是状态机的功能和作用。程序中的球的轨迹，即发光二极管的亮暗是通过状态机中传出的i信号来控制的，而分数显示则是通过状态机中传出的count1和count2信号来控制的。而状态机中i信号和count1，count2信号的变化同时就可以影响到外围的显示部分发光二极管和七段译
24、码器，从而表现出当时的乒乓球位置和双方分数情况。3.6编译和波形仿真 图3-3所示代表乙发球，由light端口输出的高电平会驱动芯片以外的发光二极管使之点亮，这样就可以通过发光二极管模拟乒乓球的运动轨迹。可以看到，在甲该击球的时候没有击球，也就是hit1在state状态6（allow1hit，允许甲击球状态）的时候没有高电平1输入，则算乙得分，count2由0变到1，score22的值随之变化，“30”代表了二进制的“0110000”，就是七段译码器显示1，之后state回到状态0（waitserve，等待发球状态）。从最后一行state值的变化，可以清楚地分析状态转移。图3-3i从8开始依次
25、递减计数，控制发光二极管亮暗的light信号也随着i的数值而变化，如图3-4所示： 图3-4 图3-5是在乙发球以后，甲子正确时刻击球的波形仿真图。甲在state为状态6（allow1hit，允许甲击球状态）的时候击球了，在图上hit1在此时刻出现高电平，看到state转移了状态2（ballmoveto2，球向乙移动状态）当到了状态3（allow2hit，允许乙击球状态）乙没有击球，所以甲得分了，count1由0变到1，而七段译码器随之改变。图3-5图3-6为上图的球的移动轨迹：图3-6 图3-7是仿真甲提早击球的情况，在不允许甲击球的状态下，即state处于状态5（ballmoveto1，球
26、向甲移动状态）时，hit1输入逻辑1，表示甲击球了，所以乙得分。图3-7图3-8为上图的球的移动轨迹：图3-8结束语在这个设计中，初步体现了状态机的中心控制作用。通过状态机进程传出的信号，驱动了发光二极管以及七段译码器等外围设备。状态机进程传出的i信号，控制了发光二极管的状态，状态机进程传出的count1和count2信号，控制了七段译码器的显示。如果要用实际电路来实现乒乓球游戏机，就还要将设计下载到芯片中去，并且加上外围电路，这些外围电路包括七段译码器，按键，即便如此，上面的设计还是不够的，还存在两个问题，一个是时钟频率问题，一个是按键问题，但由于本人时间及能力有限，就没多加研究，深感遗憾。
27、附录：基于VHDL数字电子钟设计与实现源程序代码（1） 顶层文件（文件名为pingponggame.vhd）library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity pingponggame is port(reset: in std_logic;clk: in std_logic;startbutton: in std_logic;serve: in std_logic_vector(1 to 2);hit1,hit2: in std
28、_logic;light: out std_logic_vector(1 to 8);score11,score12,score21,score22: out std_logic_vector(1 to 7);end pingponggame;architecture game of pingponggame is type pingpong is (waitserve,light1on,ballmoveto2,allow2hit,light8on,ballmoveto1,allow1hit);signal state:pingpong;signal i:integer range 0 to
29、8;signal count1,count2:std_logic_vector(1 to 5):=00000;component mydecoder isport(binaryin: in std_logic_vector(1 to 5);bcdout1: out std_logic_vector(1 to 7);bcdout2: out std_logic_vector(1 to 7);end component;beginprocess(clk)beginif reset=1 theni=0;count1=00000;count2=00000;elsif clkevent and clk=
30、1thenif count1=10101 or count2=10101then i=0;count1=00000;count2=00000; elsif startbutton=0 then i=0;count1=00000;count2case serve iswhen 00 = i i=1;state i=8;state i i i=2;if hit2=1 then i=0;count1=count1+1;state=waitserve;elsestate i=7;if hit1=1 then i=0;count2=count2+1;state=waitserve;elsestateif
31、 hit1=1 then i=0;count2=count2+1;state=waitserve;elsif i=2 then i=1;state=allow1hit;else iif hit2=1 then i=0;count1=count1+1;state=waitserve;elsif i=7 then i=8;state=allow2hit;else iif hit1=1 then i=2;state=ballmoveto2;else count2=count2+1;i=0;stateif hit2=1 then i=7;state=ballmoveto1;else count1=co
32、unt1+1;i=0;state=waitserve;end if;end case;end if;end if;end process;light=10000000 when (i=1) else 01000000 when (i=2) else 00100000 when (i=3) else00010000 when (i=4) else00001000 when (i=5) else00000100 when (i=6) else00000010 when (i=7) else00000001 when (i=8) else00000000;u0: mydecoder port map
33、(count1,score11,score12);u1: mydecoder port map(count2,score21,score22);end game;（2）七段译码器（文件名：mydecoder.vhd）library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity mydecoder isport(binaryin: in std_logic_vector(1 to 5);bcdout1: out std_logic_vecto
34、r(1 to 7);bcdout2: out std_logic_vector(1 to 7);end mydecoder;architecture m of mydecoder issignal tembinaryin:std_logic_vector(1 to 5);beginprocess(binaryin)begintembinaryin bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdou
35、t1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2 bcdout1=1111110;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=0110000;bcdout2bcdout1=1101101;bcdout2bcdout1=1101101;bcdout2bcdout1=1101101;bcdout2=1111110;end case;end process;end m;