《第二章微机的基本组成电路优秀课件.ppt》由会员分享，可在线阅读，更多相关《第二章微机的基本组成电路优秀课件.ppt（33页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第二章微机的基本组成电路第1页，本讲稿共33页2.2 触发器一.特性:1).记忆装置的基本单元;2).用晶体管元件制成-可制成大规模的集成电路,减小体积.二.类型:RS,D,JK.D触发器:。QQSRDD=1,(即刻)Q=1_置位D=0,Q=0_复位(输入)(输出)D的记忆功能:D状态不变,Q状态不变_记忆.D状态改变,Q状态改变_触发.D的初始状态:预先给D置位(置1,Q=1_预置(PRESET=1)预先给D清零(置0,Q=0_清除(CLEAR=1)(复位)D与其它部件协调工作:加时标脉冲CLK.即 D=1,且CLK=1时,Q才等于1.D=0,且CLK=1时,Q才等于0.第2页，本讲稿共33
2、页时标脉冲CLK:1)CLK=1时,Q翻转;2)CLK=0时,Q状态不变;3)在高电平处,仍存在时间段,D都有可能翻转(Q状态改 变)_仍不准确.所以:常有边缘触发,即使边缘后有D信号也不动作,须等到下一个边缘到来.D Q QD Q QD Q Qpreset preset preset=0clear clearclear=0CLK CLKCLK。正边缘触发 负边缘触发 低电平预置及清除第3页，本讲稿共33页2.3 寄存器一.由触发器组成:一个触发器是一个一位的寄存器 八个触发器是一个八位的寄存器 十六个触发器是一个十六位的寄存器 8086/8088中寄存器均为16位(16位数据总线,16位机)
3、二.常用寄存器:缓冲寄存器:暂存数据,适时I/O;移位寄存器:将所存数据逐位移动,判0或1;计数器:把存储在其中的数字加1;累加器:不进行加法运算,只作为ALU运算的临时存储处.触触 触触 触 触 触(八位)(十六位)(一位)触第4页，本讲稿共33页三.寄存器中各量的意义:时标CLK:正前沿有效,作用同前述;复位信号CLR:“1”有效,使其输出数据为0(初始状态);左移SHL:将寄存器中所存数据逐位向左移动;右移SHR:将寄存器中所存数据逐位向右移动;装入门L门:“1”时数据装入,保证数据有效送到D端。“0”时数据自锁其中:即既有的数据可靠的存在其中而不丢失.有效判某位为“0”或“1”LOAD
4、 1CLK Q0 D0CLRX0L0，Q0仍为原值（自锁）L=1,Q0=X0(装入）第5页，本讲稿共33页注：多位的寄存器需要多个L门，只不过可以共用一个非门且只有一个LOAD端。（P11 Fig2-8）四.特别：环形计数器不用来计数，而用来发出 顺序控制信号的。（每一个CLK周期，其仅有唯一的一个为高电位）五.各寄存器框图：2-9，2-11，2-14，2-16，2-17,2-18。第6页，本讲稿共33页2.4 三态输出电路通常:A端有输入,B端有输出.A B 即B端的传输线只传输A端的1或0信号.当A端无信号时,B端传输线不工作-可与另端信号相 连并传送之-提高传输线的利用率.当A端有信号时
5、.也可使其不输出-加一控制信号E(门电路),将数据锁在触发器中不输出-让出线路-即E端决定该信号线(B线)与哪个触发器相连.第7页，本讲稿共33页E门各端状态:E A B G1 G2 T1 T2 0 0 高阻 0 0 截止 截止 0 1 高阻 0 0 截止 截止 1 0 0 1 导通(VB0)1 1 1 1 0 导通(VBVDD)截止。11BG1G2T1T2AE（ENABLE）VDDE门：控制数据输出（E=1有效，A B。单向输出。L门：控制数据装入（L=1有效）E输入输出第8页，本讲稿共33页三态门:一般逻辑电路有两种状态:1或0.三态逻辑电路是除了上述两种状态外,还有第三种状态-高阻状态(
6、或称浮动,浮离,断开状态).(上述的E门就是三态门,或称三态电路)处于高阻状态时,虽然仍连接在总线上,但它对总线的状态不发生任何影响,这时总线上的电平完全由CPU和工作着的部件所支配.第9页，本讲稿共33页2.5 总线结构一.总线定义:连接各部件信息流通的公共通道.由信息的类别得:数据总线(DW)-流通数据信息 地址总线(AW)-流通地址信息 控制总线(CW)-流通控制信息二.示意图:四个寄存器A,B,C,D,每个寄存器为4位-则DW为4位;:均装L和E门,则有8条控制线-CW为8位-来自控制器,使L或E适时有效.:CON=LA EA LB EB LC EC LD ED 物义:为高电位时,数据
7、将由E门 L门 eg:EB=1,LA=1.数据由B A EA=1,LB=1.A B EC=1,LA=1.C A 第10页，本讲稿共33页每一寄存器动作仍由CLK控制(正半周),在任一CLK正半周,只有一个L门和另一个E门 为高电位,其余一定是低电位-保证信息有序流动.各总线用一条粗线画出,标出位数.第1 1页，本讲稿共33页图:ACBDLACLKEALCCLKEC444注:各寄存器输入有 4位线,输出有4位线,即数据是有方向的.BW见P17 图2-22.第12页，本讲稿共33页2.6 译码器 将有限的地址译成无限多的地址-减少存储器对外的引线。例。2-4译码器 3-8译码器第13页，本讲稿共3
8、3页 2.7 存储器(寄存器堆)1.存储器是用来存放系统工作时的程序和数据的。在机器内部，程序和数据都是用二进制代码的形式表示,.故存储器中的内容均为若干个0和1。2.在微机中，一般用8位二进制代码作为一个字节（Byte）。用两个或几个字节组成一个字（记忆字）（Word）。如果用字表示一个数，称为数据字；表示一条指令，称为指令字。数据字和指令字也可以用双倍字长或多倍字长表示。3.一个存储器可划分为很多存储单元。存储单元中的内容为数据或指令。为了能识别不同的单元，我们分别赋予每个单元一个编号。这个编号称之为地址。显然，各存储单元的地址与该地址中存放的内容是完全不同的意思，不可混淆。地址也以二进制
9、代码表示。第14页，本讲稿共33页4.存储器通用写法:存储单元个数*每单元二进制数位数 存储器 常有:m*n存储器 例:16*8存储器.即表示该存储器有16个单元,每单元储存8个二进制码(位)则只需要4根地址线(A3A2A1A0)8086存储器以8位为一个存储单元第15页，本讲稿共33页5.地址译码器:将有限的地址线译成无线多的地址-减少存储器 对外的引线.N根地址线 2N根地址线(号)例:N=2,则可译出的地址号数为4;N=8,-256;N=10,-1024(1K)N=20,-1K*1K=1M译码器A0A1：An-1：0122n-1M8086/8088-20条第16页，本讲稿共33页6.M的
10、分类1).按用途分:内存:主机的一部分;存放当前运行的程序和数据;由半导体材料制成,集成度高,体积小,速度 快,成本低;但容量有限;可直接被CPU访问.外存:放在主机外;存放当前暂时不参于运行的程 序和数据以及某些需要永久保存的信息;非导 体 体材料,速度慢;容量大;其信息必须先成组调入内 内存后,方可被CPU访问;外存相当于系统中一个外部设备,需要配备 专门的I/O接口装置(驱动器),才可完成对外 存的 的读/写操作.第17页，本讲稿共33页2).内存分类(信息存取方式)静态RAM(SRAM)动态RAM(DRAM)固定的,掩膜式ROM 可编程PROM 可擦除的EPROM 可擦除的E2 PRO
11、M(电)M的属性之一:关闭电源后,其内容能否保存下去,如能,称非易失性,否则,称易失性.微机中大 部分存储器是易失性的.ROM:非易失性;RAM:易失性.随机存储器RAM只读存储器ROM半导体存储器第18页，本讲稿共33页 3)存储器的组织结构：1).字结构:一个存储单元存放一个字，即这个字的各位来自于同一芯片的各个基本存储电路中。（非大容量存储器使用）2).位结构:一个8位信息分属8个芯片的同一位，即每一芯片为不同字的同一位。3).存储器矩阵(方阵)排列选址例子:第19页，本讲稿共33页7.只读存储器ROM存储内容已定,不可更改.即只能“读出”不能“写”进新新的内容-制造者配置.常用来存放固
12、定程序(管理,监控,汇编程序),常数,表格等.1).ROM的工作原理:8*4ROM(P21 图227)ROM的符号:一般:8*4ROMA2A1A0ED3 D2 D1 D0AEDnm*nROM第20页，本讲稿共33页2).ROM的附件-MAR功能:将所需寻址的存储单元的地址暂存下来,以 备下一条指令使用.结构:有L门:控制地址的装入.有CLK:(MAR为可控缓冲寄存器)MAR与ROM的关系:双态的(不受E门控制)地址一进入MAR即被送到ROM中(选中某 一单元)框图:LCLKAEDnMARm*nROM第21页，本讲稿共33页3).程序计数器PC:(指令地址指示器)是一个多位的寄存器:存放指令(数
13、据)的地址码.计算机执行某次操作前,要把程序(数据)用I装置 送入M中,执行时再依次取出-取出时必须先知 道该数的地址码;为了给出被寻址单元的地址,指令中设置了地址 码;操作码 地址码 地址码较长,增加了指令的长度,不采用此法给出M的地址;将M地址放于某个专用的寄存器R中,则指令中 只出现R的代码,-减少指令的长度.R称指示器或变址寄存器(间接给出地址)第22页，本讲稿共33页例:当PC=0000H,则计算机把指令1 取到CPU中识别 并执行相应操作;当PC=0001H,-2-;当取出一条指令后,PC自动加1,保证程序顺序执行;每次运行前,PC自动复位至0000H;PC的内容可用指令控制予以改
14、写-即改变程序执行 的顺序;以上操作都须经过总线W;PC的控制信号:CLK,CLR,EP,CP(使PC加1的信号)P22 例2-1.指令1指令2指令3000000010010.M第23页，本讲稿共33页8.随机存储器RAM CPU能在相同的时间里访问M的任一单元(读出或写 入,且访问时间一样)RAM的特点:.存储单元的内容根据需要随时读出 或写入;.断电后,所存信息随之丢失(易失性 器件.恢复供电,原信号无法恢复).暂存I/O数据计算的中间结果 断电后无影响的用户程序.RAM的分类:从制造工艺分:第24页，本讲稿共33页 双极型:存取速度快,集成度低,(一个基本存储 单元所用管子多),功耗大,
15、成本高-高速专用机用;单极型:工艺简单,功耗低,成本低,集成度高-微机中使用.静态RAM:每存储单元包括的MOS管多(6只),存 存储容量小,功耗大,不需“刷新”,工作 稳定,有电一直保持信息.-微机中用.动态RAM:每存储单元包括的MOS少(3只),依靠 MOS管栅极电容的电荷记忆信息,电容 会漏电,需定时“刷新”,集成度高,功耗小,价格低,但增加“刷新”电路.-大容量 存储系统用.第25页，本讲稿共33页.常用芯片:Inter2114 Inter6116 Inter6264(1K*4)(2K*8)(8K*8).RAM的符号:WEAMEDinDoutM*nRAM注:ME为此RAM的选中门 M
16、E=1,此RAM被选中;ME=0,-未选中.WE为读写控制信号 WE=1,写操作;WE=0,读操作.即当ME=1时,WE才有意义.Din,Dout在实际中是同一线,既可输出又可输入数据(双向的)第26页，本讲稿共33页.RAM的附件-MDR.作用:将要写入RAM的数暂存,以等待WE=1 命令的到来;.RAM与MAR MDR的关系:P24 Fig232 例。2-2 第27页，本讲稿共33页 8位 随机存取存储器地址译码器00010203FEFF控制电路数据缓冲器DR从CPU来的R/W信号存储体地址寄存器AR第28页，本讲稿共33页25HDB 8位 随机存取存储器地址译码器0010010100010203FEFF控制电路WR03HAB 83EHDB 8位 随机存取存储器地址译码器0011111000010203FEFF控制电路RD00HAB 8（a）读操作（b）写操作第29页，本讲稿共33页