《串行接口应用精.ppt》由会员分享，可在线阅读，更多相关《串行接口应用精.ppt（60页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第9章 串行接口技术 串行接口应用串行接口应用第1页，本讲稿共60页内 容 提 要 RS-485总线扩展总线扩展 IIC总线扩展接口及应用总线扩展接口及应用 SPI总线扩展接口及应用总线扩展接口及应用 第2页，本讲稿共60页9.1 RS485总线扩展总线扩展RSRS485485标准接口是单片机系统种常用的一种串行总线之标准接口是单片机系统种常用的一种串行总线之一。与一。与RSRS232C232C比较，其性能有许多改进，细节请见表比较，其性能有许多改进，细节请见表9.19.1所示。所示。表表9.1 RS232C与与RS485性能比较性能比较第3页，本讲稿共60页RS485接口可连接成半双工和全双
2、工两种通信方式。接口可连接成半双工和全双工两种通信方式。常见的半双工通信芯片有常见的半双工通信芯片有MAX481、MAX483、MAX485、MAX487等，全双工通信芯片有等，全双工通信芯片有MAX488、MAX489、MAX490、MAX491等。等。第4页，本讲稿共60页 下面以下面以MAX485MAX485为例来介绍为例来介绍RSRS485485串行接口的应用。串行接口的应用。MAX485MAX485的封装有的封装有DIPDIP、SOSO和和uMAXuMAX三种，其中三种，其中DIPDIP封装的管脚如图封装的管脚如图9.19.1所示。所示。管脚的功能如下：管脚的功能如下：RORO：接收
3、器输出端。若：接收器输出端。若A A比比B B大大200mV200mV，RORO为高；反之为低电平。为高；反之为低电平。RERE：接收器输出使能端。：接收器输出使能端。RERE为低时，为低时，RORO有效；为高时，有效；为高时，RORO呈高阻状态。呈高阻状态。DEDE：驱动器输出使能端。若：驱动器输出使能端。若DEDE1 1，驱动器输，驱动器输出出A A和和B B有效；若有效；若DEDE0 0，则它们呈高阻态。若，则它们呈高阻态。若驱动器输出有效，器件作为线驱动器用，反之驱动器输出有效，器件作为线驱动器用，反之作为线接收器用。作为线接收器用。DIDI：驱动器输入端。：驱动器输入端。DIDI0
4、0，有，有A A0 0，B B1 1；当当DIDI1 1，则，则A A1 1，B B0 0。GNDGND：接地。：接地。A A：同相接收器输入和同相驱动器输出。：同相接收器输入和同相驱动器输出。B B：反相接收器输入和反相驱动器输出。：反相接收器输入和反相驱动器输出。VCCVCC：电源端，一般接：电源端，一般接+5V+5V。图9.1 MAX485芯片的DIP封装管脚图第5页，本讲稿共60页MAX485典型的工作电路如图典型的工作电路如图9.2所示，其中平衡电阻所示，其中平衡电阻Rp通常取通常取100300欧姆。欧姆。MAX485的收发功能见表的收发功能见表9.3。第6页，本讲稿共60页表表9.
5、3 MAX485的收发功能的收发功能第7页，本讲稿共60页89C51与与MAX485的接口电路如图的接口电路如图9.4所示。所示。P1.7用来控制用来控制MAX485的接收或发送，其余操作同串口的接收或发送，其余操作同串口。第8页，本讲稿共60页9.2 I2C总线扩展接口及应用总线扩展接口及应用9.2.1 原理原理 I2C(IIC)总线是总线是Philip公司推出的芯片间串行传输总线。公司推出的芯片间串行传输总线。它用两根线实现了完善的全双工同步数据传送，可以极为它用两根线实现了完善的全双工同步数据传送，可以极为方便地构成多机系统和外围器件扩展系统。方便地构成多机系统和外围器件扩展系统。IIC
6、总线采用了总线采用了器件地址的硬件设置方法，通过软件寻址完全避免了器件器件地址的硬件设置方法，通过软件寻址完全避免了器件的片选线寻址方法，从而使硬件系统具有简单灵活的扩展的片选线寻址方法，从而使硬件系统具有简单灵活的扩展方法。按照方法。按照IIC总线规范，总线传输中的所有状态都生成相总线规范，总线传输中的所有状态都生成相对应的状态码，系统中的主机能够依照这些状态码自动地对应的状态码，系统中的主机能够依照这些状态码自动地进行总线管理，用户只要在程序中装入这些标准处理模块，进行总线管理，用户只要在程序中装入这些标准处理模块，根据数据操作要求完成根据数据操作要求完成IIC总线的初始化，启动总线的初始
7、化，启动IIC总线就总线就能自动完成规定的数据传送操作能自动完成规定的数据传送操作。第9页，本讲稿共60页 IIC总线接口为开漏或开集电极输出，需加上拉电总线接口为开漏或开集电极输出，需加上拉电阻。系统中所有的单片机、外围器件都将数据线阻。系统中所有的单片机、外围器件都将数据线SDA和时钟线和时钟线SCL的同名端相连在一起，总线上的所有节的同名端相连在一起，总线上的所有节点都由器件和管脚给定地址。系统中可以直接连接具点都由器件和管脚给定地址。系统中可以直接连接具有有IIC总线接口的单片机，也可以通过总线扩展芯片或总线接口的单片机，也可以通过总线扩展芯片或I/O口的软件仿真与口的软件仿真与IIC
8、总线相连。在总线相连。在IIC总线上可以挂总线上可以挂接各种类型的外围器件，如接各种类型的外围器件，如RAM/EEPROM、日历、日历/时时钟、钟、A/D、D/A、以及由、以及由I/O口、显示驱动器构成的各口、显示驱动器构成的各种模块。种模块。第10页，本讲稿共60页9.2.2 软件软件IIC总线总线假设单片机所用晶体振荡器的频率为假设单片机所用晶体振荡器的频率为6MHz。用。用P1.7和和P1.6分别模拟分别模拟SDA和和SCL，定义如下：，定义如下：SDAEQUP1.7 SCLEQUP1.6(1)产生起始位和停止位产生起始位和停止位如果单片机则每个机器周期为如果单片机则每个机器周期为2us
9、,我们可分别写出产生时我们可分别写出产生时钟钟SCL和和SDA的发送起始条件和停止条件两段子程序的发送起始条件和停止条件两段子程序如下。若晶振频率并非如下。若晶振频率并非 6MHz，则要相应增删各程序，则要相应增删各程序段中段中NOP指令的条数，以满足时序的要求。例如，若指令的条数，以满足时序的要求。例如，若fosc=12MHz，则两条，则两条NOP指令应增至指令应增至4条。条。第11页，本讲稿共60页发送起始条件发送起始条件STARTSTA:SETB SDA SETB SCL NOP NOP CLR SDA NOP NOP CLR SCL RET 发送停止条件发送停止条件STOPSTOP：C
10、LR SDA SETB SCL NOP NOP SETB SDA NOP NOP CLR SCL RET第12页，本讲稿共60页(2)发送应答位和非应答位子程序发送应答位和非应答位子程序 IIC总线上的第总线上的第9个时钟对应于应答位，相应数据线上个时钟对应于应答位，相应数据线上“0”为为“ACK”和和“1”为为“”。发送应答位和非应答位的子程序。发送应答位和非应答位的子程序分别如下分别如下。发送应答位发送应答位ACKMACK：CLR SDA SETB SCL NOP NOP CLR SCL SETB SDA RET 发送非应答位发送非应答位ACKMNACK：SETB SDA SETB SCL
11、 NOP NOP CLR SCL CLR SDA RET第13页，本讲稿共60页(3)应答位检查子程序应答位检查子程序 在在I2C总线数据传送中，接收器收到发送器传送来的一个字节后，必须向总线数据传送中，接收器收到发送器传送来的一个字节后，必须向SDA线上返送一个应答位线上返送一个应答位ACK，表明此字节已经收妥。本子程序使单片机，表明此字节已经收妥。本子程序使单片机产生一个额外的时钟产生一个额外的时钟(第九个时钟脉冲，在脉冲的高电平期间读第九个时钟脉冲，在脉冲的高电平期间读ACK应答应答位，并将它的状态被复制到位，并将它的状态被复制到F0标志中以供检查。若有正常标志中以供检查。若有正常ACK
12、，则，则F0标志标志为为0，否则为，否则为1。CACK：SETB SDA ；SDA作输入作输入 SETB SCL ；第；第9个时钟脉冲开始个时钟脉冲开始 NOP MOV C，SDA ；读；读SDA线线 MOV F0，C ；转存入；转存入F0中中 CLR SCL ；时钟脉冲结束；时钟脉冲结束 NOP RET第14页，本讲稿共60页(4)字节数据发送子程序字节数据发送子程序 由于是由于是SDA接在并行口线，无移位寄存器，因此数据通过指令完成移接在并行口线，无移位寄存器，因此数据通过指令完成移位再从位再从SDA串行输出。遵循时序要求，数据在时钟低电平时变化，高串行输出。遵循时序要求，数据在时钟低电平
13、时变化，高电平时稳定，每一个时钟脉冲传送一位，编写字节数据传送子程序。电平时稳定，每一个时钟脉冲传送一位，编写字节数据传送子程序。该子程序的入口条件是待发送的字节位于累加器该子程序的入口条件是待发送的字节位于累加器ACC中。中。WRB：MOV R7，#8 ；位计数器初值WLP：RLC A ；欲发送位移入C中JC WR1 ；此位为1，转WR1CLR SDA ；此位为0，发送0SETB SCL ；时钟脉冲变为高电平NOP ；延时NOPCLR SCL ；时钟脉冲变为低电平DJNZ R7，WLP ；未发完8位，转WLP RET ；8位已发完，返回 WR1：SETB SDA ；此位为 1，发送1 SET
14、B SCL ；时钟脉冲变高电 平 NOP NOP ；延时 CLR SCL ；时钟脉冲变低电 平 CLR SDA DJNZ R7，WLP RET第15页，本讲稿共60页(5)字节数据接收子程序字节数据接收子程序 该子程序的功能是在时钟的高电平时数据已稳定，读入一位，经过该子程序的功能是在时钟的高电平时数据已稳定，读入一位，经过8个时钟从个时钟从SDA线上读入一个字节数据，并将所读字节存于线上读入一个字节数据，并将所读字节存于A和和R6中。中。RDB：MOV R7，#8 ；R7存放位计数器初值存放位计数器初值RLP：SETB SDA ；SDA输入输入 SETB SCL ；SCL脉冲开始脉冲开始 M
15、OV C，SDA ；读；读SDA线线 MOV A，R6 ；取回暂存结果；取回暂存结果 RLC A ；移入新接收位；移入新接收位 MOV R6，A ；暂存入；暂存入R6 CLR SCL ；SCL脉冲结束脉冲结束 DJNZ R7，RLP ；未读完；未读完8位，转位，转RLP RET ；8位读完，返回位读完，返回 第16页，本讲稿共60页(6)n个字节数据发送子程序个字节数据发送子程序 这段子程序的入口条件：这段子程序的入口条件：假定控制字节已存放在片内假定控制字节已存放在片内RAM的的SLA单元中；单元中；待发送数据各字节已位于片内待发送数据各字节已位于片内RAM以以MTD+1为起始地址的为起始地
16、址的n个连续单元中。个连续单元中。NUMBYT单元中存有欲发送数据的字节数。单元中存有欲发送数据的字节数。接收到数据的存放首址存放在片内接收到数据的存放首址存放在片内RAM的的MTD单元。单元。WRNBYT：PUSH PSW ；保护现场；保护现场WRNBYT1：MOV PSW，#18H ；改用第；改用第3组工作寄存器组工作寄存器 CALL STA ；发起始条件；发起始条件 MOV A，SLA ；读写控制字节；读写控制字节 CALL WRB ；发送写控制字节；发送写控制字节 CALL CACK ；检查应答位；检查应答位 JB F0，WRNBYT ；无应答位，重发；无应答位，重发 MOV R0，#
17、MTD ；有应答位，继而发数据，第一个数据为首址；有应答位，继而发数据，第一个数据为首址第17页，本讲稿共60页WRDA：MOV A，R0 ；读一个字节数据；读一个字节数据 LCALL WRB ；发送此字节；发送此字节 LCALL CACK ；检查；检查ACK JB F0，WRNBYT1 ；无；无ACK，重发，重发 INC R0 ；调整指针；调整指针 DJNZ R5，WRDA ；尚未发完；尚未发完n个字节，继续个字节，继续 LCALL STOP ；全部数据发完，停止；全部数据发完，停止 POP PSW ；恢复现场；恢复现场 RET ；返回；返回第18页，本讲稿共60页(7)读、存数据程序读、存
18、数据程序 假设数据接受缓冲区为片内假设数据接受缓冲区为片内RAM以以MRD为首址的为首址的n个单元。个单元。这段子程序的入口条件：这段子程序的入口条件：片内片内RAM中的中的SLA单元存有读控制字节；单元存有读控制字节；NUMBYT单元中存有欲接收数据的字节数。单元中存有欲接收数据的字节数。出口条件：出口条件：所读出的数据将存入片内所读出的数据将存入片内RAM以以MRD为首地址的为首地址的n个连续单元内。个连续单元内。RDNBYT：PUSH PSW RDNBYT1:MOV PSW，#18H LCALL STA ；发送起始条件；发送起始条件 MOV A，SLA ；读入读控制字节；读入读控制字节
19、LCALL WRB ；发送读控制字节；发送读控制字节 LCALL CACK ；检查；检查ACK JB F0，RDNBYT1 ；无；无ACK，重新开始，重新开始 MOV R1，#MRD ；接收数据缓冲区指针；接收数据缓冲区指针 第19页，本讲稿共60页GO_ON：LCALL RDB ；读一个字节；读一个字节 MOV R1，A ；存入接收数据缓冲区；存入接收数据缓冲区；DJNZ NUMBYT，ACK；未全接收完，转；未全接收完，转ACK LCALL MNACK ；已读完所有字节，发；已读完所有字节，发 LCALL STOP ；发停止条件；发停止条件 POP PSW RETACK：LCALL MAC
20、K ；发；发ACK INC R1 ；调整指针；调整指针 SJMP GO_ON ；继续接收；继续接收 第20页，本讲稿共60页9.2.3 典型典型IIC串行存储器的扩展串行存储器的扩展9.2.3.1 串行串行IIC总线总线EEPROM AT24CXX的扩展的扩展1）基本原理 AT24CXX的特点是：单电源供电，工作电压范围宽1.8V5.5V；低功耗CMOS技术(100KHz(2.5 V)和400KHz(5V)兼容)，自定时写周期(包含自动擦除)、页面写周期的典型值为2ms，具有硬件写保护。图9.6 AT24CXX的结构和引脚。(a)内部结构图；(b)引脚图。第21页，本讲稿共60页器件型号为器件
21、型号为AT24CXX的结构和引脚如图的结构和引脚如图9.6所示，其中所示，其中SCL 串行时钟端串行时钟端。SDA 串行数据端串行数据端。WP 为写保护，当为写保护，当WP为高电平时存贮器只读；当为高电平时存贮器只读；当WP为低电平时存贮器可读可为低电平时存贮器可读可写。写。A0、A1、A2 片选或块选。片选或块选。SDA为漏极开路端，需接上拉电阻到为漏极开路端，需接上拉电阻到Vcc。数据的结构为。数据的结构为8位。信号为电平触发，位。信号为电平触发，而非边沿触发。输入端内接有滤波器，能有效抑制噪声。自动擦除而非边沿触发。输入端内接有滤波器，能有效抑制噪声。自动擦除(逻辑逻辑“1”)在每在每一
22、个写周期内完成。一个写周期内完成。AT24CXX采用采用IIC规程，运用主规程，运用主/从双向通讯。器件发送数据到总线上，则定从双向通讯。器件发送数据到总线上，则定义为发送器义为发送器，器件接收数据则定义为接收器。主器件，器件接收数据则定义为接收器。主器件(通常为微控制器通常为微控制器)和从器和从器件可工作于接收器和发送器状态。总线必须由主器件控制，主器件产生串行时件可工作于接收器和发送器状态。总线必须由主器件控制，主器件产生串行时钟钟(SCL)，控制总线的传送方向，并产生开始和停止条件。串行，控制总线的传送方向，并产生开始和停止条件。串行EEPROM为为从器件。无论主控器件，还是从控器件，接
23、收一个字节后必须发出一个确认信号从器件。无论主控器件，还是从控器件，接收一个字节后必须发出一个确认信号ACK。第22页，本讲稿共60页2）控制字节要求）控制字节要求 开始位以后，主器件送出开始位以后，主器件送出8位控制字节。控制字节的结位控制字节。控制字节的结构构(不包括开始位不包括开始位)如下所示：如下所示：说明：说明：控制字节的第控制字节的第14位为从器件地址位位为从器件地址位(存贮器为存贮器为1010)。控制。控制字节中的前字节中的前4位码确认器件的类型。此四位码由飞利浦公司位码确认器件的类型。此四位码由飞利浦公司的的IIC规程所决定。规程所决定。1010 码即为从器件为串行码即为从器件
24、为串行EEPROM的的情况。串行情况。串行EEPROM将一直处于等待状态，直到将一直处于等待状态，直到1010码发码发送到总线上为止。当送到总线上为止。当1010码发送到总线上，其它非串行码发送到总线上，其它非串行EEPROM从器件将不会响应。从器件将不会响应。第23页，本讲稿共60页控控制制字字节节的的第第57位位为为18片片的的片片选选或或存存贮贮器器内内的的块块地地址址选选择择位位。此此三三个个控控制制位位用用于于选选片片或或者者内内部部块块选选择择。标标准准的的IIC规规程程允允许许选选择择16K位位的的存存贮贮器器。通通过过对对几几片片器器件件或或一一个个器器件件内内的的几几个个块块
25、的的存存取取，可可完完成成对对16K位位存存贮贮器器的的选选择择，如如表表9-6所所示示。表表9-6 AT24CXX的的A2A1A0第24页，本讲稿共60页 控制字节的控制字节的A2、A1、A0的选择必须与外部的选择必须与外部A2、A1、A0引引脚的硬件连接或者内部块选择匹配，脚的硬件连接或者内部块选择匹配，A2、A1、A0引脚无内引脚无内部连接的，则这三位无关紧要；作器件选择的，可接高电平部连接的，则这三位无关紧要；作器件选择的，可接高电平或低电平。或低电平。AT24CXX的存贮矩阵内部分为若干块，每一块有若干页面，的存贮矩阵内部分为若干块，每一块有若干页面，每一页面有若干个字节。内部页缓冲
26、器只能写入一页字节数每一页面有若干个字节。内部页缓冲器只能写入一页字节数据，对据，对24LC32和和24LC64一次可以存一次可以存8页页(每页每页8个字节个字节)。控制字节第控制字节第8位为读、写操作控制码。如果此位为位为读、写操作控制码。如果此位为1，下一字，下一字节进行读操作节进行读操作(R)；此位为；此位为0，下一字节进行写操作（，下一字节进行写操作（W）。）。当串行当串行EEPROM产生控制字节确认位以后，主器件总线上产生控制字节确认位以后，主器件总线上将传送相应的字地址或数据信息。将传送相应的字地址或数据信息。第25页，本讲稿共60页3）确认要求）确认要求 在每一个字节接收后，接收
27、器件必须产生一个确认信号在每一个字节接收后，接收器件必须产生一个确认信号位位ACK。主器件必须产生一个与此确。主器件必须产生一个与此确 认位相应的额外时钟认位相应的额外时钟脉冲。在此时钟脉冲的高电平期间拉脉冲。在此时钟脉冲的高电平期间拉SDA线为稳定的低电线为稳定的低电平，为确认信号平，为确认信号(ACK)。若不在从器件输出的最后一个字。若不在从器件输出的最后一个字节中产生确认位，主器件必须发一个数据结束信节中产生确认位，主器件必须发一个数据结束信 号给从器号给从器件。在这种情况下，从器件必须保持数据线为高电平件。在这种情况下，从器件必须保持数据线为高电平(用表用表示示)，使，使 得主器件能产
28、生停止条件。得主器件能产生停止条件。注意注意：如果内部编程周期：如果内部编程周期(烧写烧写)正在进行，正在进行，AT24CXX不产生不产生任何确认位。任何确认位。第26页，本讲稿共60页4）写操作）写操作 字节写字节写在主器件发出开始信号以后，主器件发送写控制字节即在主器件发出开始信号以后，主器件发送写控制字节即1010A2A1A00（其中（其中R/W读写控读写控制位为低电平制位为低电平“0”）。这指示从接收器被寻址，由主器件发送的下一个字节为字地）。这指示从接收器被寻址，由主器件发送的下一个字节为字地址址，将被写入到，将被写入到AT24CXX的地址指针。主器件接收来自的地址指针。主器件接收来
29、自AT24CXX的另一个确认的另一个确认信号以后，将发送数据字节，并写入到寻址的存贮器地址。信号以后，将发送数据字节，并写入到寻址的存贮器地址。AT24CXX再次发出确再次发出确认信号，同时主器件产生认信号，同时主器件产生 停止条件停止条件P。启动内部写周期，在内部写周期内。启动内部写周期，在内部写周期内AT24CXX将不将不产生确认信号产生确认信号(见图见图9.7)。图9.7 AT24CXX字节写 第27页，本讲稿共60页页面写页面写 如同字节写方式，先将写控制字节、字地址发送到如同字节写方式，先将写控制字节、字地址发送到AT24CXX，接着，接着发发n个数据字节，主器件发送不多于一个页面字
30、节的数据字节到个数据字节，主器件发送不多于一个页面字节的数据字节到AT24CXX，这些数据字节暂存在片内页面缓存器中，在主器件发送停止，这些数据字节暂存在片内页面缓存器中，在主器件发送停止信号以后写入到存贮器。接收每一字节以后，低位顺序地址指针在内部信号以后写入到存贮器。接收每一字节以后，低位顺序地址指针在内部加加1。高位顺序字地址保持为常数。如果主器件在产生停止条件以前要发。高位顺序字地址保持为常数。如果主器件在产生停止条件以前要发送多于一页字的数据，地址计数器将会循环，并且先接收到的数据将被送多于一页字的数据，地址计数器将会循环，并且先接收到的数据将被覆盖。象字节写操作一样，一旦停止条件被
31、接收到，则内部写周期将开覆盖。象字节写操作一样，一旦停止条件被接收到，则内部写周期将开始始(见图见图9.8)。图9.8 AT24CXX页面写 写保护写保护当当WP端连接到端连接到Vcc，AT24CXX可被用作串行可被用作串行ROM，编程将被禁止，并且，编程将被禁止，并且整个存贮器写保护。整个存贮器写保护。第28页，本讲稿共60页5）读操作）读操作 当从器件地址的当从器件地址的R/W位被置为位被置为“1”，启动读操作。存，启动读操作。存在三种基本读操作类型：读当前地址内容，读随机地址内在三种基本读操作类型：读当前地址内容，读随机地址内容，读顺序地址内容。容，读顺序地址内容。读当前地址内容读当前地
32、址内容AT24CXX片内包含一个地址计数器，此计数器保持被片内包含一个地址计数器，此计数器保持被存取的最后一个字的地址，并在片内自动加存取的最后一个字的地址，并在片内自动加1。因此，如果。因此，如果以前存取以前存取(读或者写操作均可读或者写操作均可)的地址为的地址为n，下一个读操作从，下一个读操作从n+1地址中读出数据。在接收到从器件的地址中地址中读出数据。在接收到从器件的地址中R/W位为位为1的情况下，的情况下，AT24CXX发送一个确认位并且送出发送一个确认位并且送出8位数据字。位数据字。主器件将不产生确认位主器件将不产生确认位(相当于产生相当于产生ACK)，但产生一个停，但产生一个停止条
33、件。止条件。AT24CXX不再继续发送不再继续发送(见图见图9.9)。第29页，本讲稿共60页 图9.9 AT24CXX读当前地址内容 读随机地址内容读随机地址内容这种方式允许主器件读存贮器任意地址的内容，操作如图这种方式允许主器件读存贮器任意地址的内容，操作如图9.10所示。所示。图9.10 AT24CXX读随意地址的内容第30页，本讲稿共60页 主器件发主器件发1010A2A1A0后发后发0位，再发读的存贮器地址，在收到从器件的确认位位，再发读的存贮器地址，在收到从器件的确认位ACK后后 产生一个开始条件产生一个开始条件S，以结束上述写过程，再发一个读控制字节，从器，以结束上述写过程，再发
34、一个读控制字节，从器件件AT24CXX在发在发ACK信号后发出信号后发出8位数据，主器件发后，发一个停止位，位数据，主器件发后，发一个停止位，AT24CXX不再发后续字节。不再发后续字节。读顺序地址的内容读顺序地址的内容读读顺顺序序地地址址内内容容的的方方式式与与读读随随意意地地址址内内容容的的方方式式相相同同，只只是是在在AT24CXX发发送送第第一一个个字字节节以以后后，主主器器件件不不发发和和STOP，而而是是发发ACK确确认认信信号号，控控制制AT24CXX发发送送下下一一个顺序地址的个顺序地址的8位数据字，直到位数据字，直到x个数据读完个数据读完(见图见图9.11)。图图9.11 A
35、T24CXX读顺序地址的内容读顺序地址的内容第31页，本讲稿共60页防止噪声防止噪声 AT24CXX使用了一个使用了一个Vcc门限检测器电路。在一般门限检测器电路。在一般条件下，如果条件下，如果Vcc低于低于1.5V，门限检测器对内部擦，门限检测器对内部擦/写写逻辑不使能。逻辑不使能。SCL和和SDA输入端接有施密特触发器和滤波器电路，输入端接有施密特触发器和滤波器电路，即使在总线上有噪声存在的情况下，它们也能抑制噪即使在总线上有噪声存在的情况下，它们也能抑制噪声峰值以保证器件正常工作。声峰值以保证器件正常工作。第32页，本讲稿共60页6）串行）串行EEPROM和和AT89C51接口接口 图图
36、9.12为为8XX51微控制器与微控制器与4K位的位的AT24C04串行串行EEPROM的典型连接。图中的典型连接。图中P1.6、P1.7提供提供AT24C04的时钟的时钟SCL、SDA和和AT24C04进行数据传送，进行数据传送，A2、A1、A0内部无连接，为无关位。内部无连接，为无关位。WP为为EEPROM的写保护信的写保护信号，高电平有效。因为我们要进行写入操作，所以只号，高电平有效。因为我们要进行写入操作，所以只能把它接低电平。能把它接低电平。利用上面的子程序，将利用上面的子程序，将8XX51单片机内部单片机内部RAM 6067H存放的存放的“1”“8”LED显示器的字形显示器的字形
37、码写入码写入24C04存贮器的存贮器的2027H单元，为检查写入效果，再将单元，为检查写入效果，再将24C04的的2027H单元的内容读出单元的内容读出 存入存入8XX51内部内部RAM的的40H47H单元，同时送单元，同时送LED显示器显示。显示器显示。第33页，本讲稿共60页9.2.4 IIC总线接口的串行总线接口的串行A/D、D/A扩展扩展 PCF8591是一款典型的是一款典型的IIC总线接口的串行总线接口的串行8位位A/D、D/A转换器，该器件为单一电源供电（转换器，该器件为单一电源供电（2.56V），），CMOS工艺。工艺。PCF8591有有4路路8位位A/D输入，属逐次比较输入，属
38、逐次比较型，内含采样保持电路；型，内含采样保持电路；1路路8位位D/A输出，内含有输出，内含有DAC的数据寄存器。的数据寄存器。A/D、D/A的最大转换速率约为的最大转换速率约为11kHz，转换的基准电源需由外部提供。，转换的基准电源需由外部提供。PCF8591的内的内部结构和外部引脚分别如图部结构和外部引脚分别如图9.18所示。所示。第34页，本讲稿共60页图图9.18 PCF8591的内部结构（的内部结构（a）的外部引脚（）的外部引脚（b）第35页，本讲稿共60页PCF8591PCF8591引脚功能描述见表引脚功能描述见表9.79.7。表表9.7 PCF85919.7 PCF8591的引脚
39、功能表的引脚功能表第36页，本讲稿共60页PCF8591的工作字有两个，地址选择字和转换控制字。地址选择的工作字有两个，地址选择字和转换控制字。地址选择字的格式如表字的格式如表9.8所示。所示。表表9.8 PCF8591的地址选择字格式的地址选择字格式PCF8591的转换控制字存放在控制寄存器中，用于实现器件的各种功能。总线操作时，为主发送的第二个字节。其格式如表9.9所示。表9.9 PCF8591的转换控制字格式第37页，本讲稿共60页PCF8591的包括的包括D/A转换和转换和A/D转换两个部分，下面分别介绍之。转换两个部分，下面分别介绍之。1）PCF8591的的D/A转换转换D/A转换器
40、是转换器是PCF8591的关键单元，除作为的关键单元，除作为D/A转换使用外，还用于转换使用外，还用于A/D转换中。转换中。D/A转换使用转换使用IIC总线的写入操作完成的，其数据操作格式如下：总线的写入操作完成的，其数据操作格式如下：其中data 1data n为待转换的二进制数字。CONBYT为PCF8591的控制字节。图中灰底位由主机发出，白底位由PCF8591产生。D/A转换时，控制字中的输出允许位（D6）应为1，写入PCF8591的数据字节存放在DAC数据寄存器中，通过D/A转换器转换成相应的模拟电压通过AOUT引脚输出，并保持到输入新的数据为止。由于片内DAC单元还用于A/D转换，
41、在A/D转换周期里释放DAC单元供A/D转换用，而DAC输出缓冲放大器的采样、保持电路在这期间将保持D/A转换的输出电压。第38页，本讲稿共60页2）PCF8591的的A/D转换转换PCF8591的的A/D转换为逐次比较型转换为逐次比较型ADC，在，在A/D转换周期中借用转换周期中借用DAC及高增益比较器。及高增益比较器。A/D转换的时序如图转换的时序如图9.21所示，对所示，对PCF8591进行读进行读写操作便立即启动写操作便立即启动A/D转换，并读出转换，并读出A/D转换结果。在每个应答位的后沿转换结果。在每个应答位的后沿触发触发A/D转换周期，采样模拟电压并读出当前一个转换结果。转换周期
42、，采样模拟电压并读出当前一个转换结果。A/D转换中，一旦转换中，一旦A/D采样周期被触发，所选择通道的采样电压便保存采样周期被触发，所选择通道的采样电压便保存在采样、保持电路中，并转换成在采样、保持电路中，并转换成8位二进制码（单端输入）或位二进制码（单端输入）或8位二进制位二进制补码（差分输入）存放在补码（差分输入）存放在ADC数据寄存器中等待主器件读出。如果控制字节数据寄存器中等待主器件读出。如果控制字节中自动增量选择位置中自动增量选择位置1，则一次，则一次A/D转换完毕后自动选择下一通道。读周期中读出转换完毕后自动选择下一通道。读周期中读出的第一个字节为前一个周期的转换结果。上电复位后读
43、出的第一字节为的第一个字节为前一个周期的转换结果。上电复位后读出的第一字节为80H。第39页，本讲稿共60页PCF8591的的A/D转换使用转换使用IIC总线的读操作，其数据格式如下：总线的读操作，其数据格式如下：其中data 0data n为A/D的转换结果，分别对应于前一个数据读取期间所采样的模拟电压。上电复位后控制字节状态为00H，如果A/D转换时须设置控制字，须在读操作之前进行控制字节的写入操作。PCF8591一个典型的应用电路如图9.20所示。假设从A/D的通道0采样数据送至D/A转换输出，利用前面所给出的IIC软件，编程如下：第40页，本讲稿共60页图图9.20 PCF8591的典
44、型应用电路的典型应用电路 第41页，本讲稿共60页 LCALL STA；启动；启动IIC总线操作总线操作MOV A,#10010001B；访问；访问PCF8591的的A/DLCALL WRBLCALL RDB；读上次采样数据，结果存放在；读上次采样数据，结果存放在R6中中LCALL STOP；停止；停止IIC总线操作总线操作LCALL STA；启动；启动IIC总线操作总线操作MOV A,#10010000B；访问；访问PCF8591的的D/ALCALL WRBMOV A,#01000000H；设置控制字；设置控制字LCALL WRBMOV A,R6；从；从D/A输出采样值输出采样值LCALL
45、WRBLCALL STOP；停止；停止IIC总线操作总线操作 第42页，本讲稿共60页9.3 SPI总线扩展接口及应用总线扩展接口及应用9.3.1 SPI的原理的原理SPI（Serial Peripheral Interface 串行外设接口）总线系统是串行外设接口）总线系统是Motorola公公司提出的一种同步串行外设接口，允许司提出的一种同步串行外设接口，允许MCU与各种外围设备以同步串行方与各种外围设备以同步串行方式进行通信来交换信息。其外围设备种类繁多，从最简单的式进行通信来交换信息。其外围设备种类繁多，从最简单的TTL移位寄存器到移位寄存器到复杂的复杂的LCD显示驱动器、网络控制器等
46、，可谓应有尽有。显示驱动器、网络控制器等，可谓应有尽有。SPI总线可总线可直接与各厂家生产的多种标准外围器件直接接口，该接口一般使用直接与各厂家生产的多种标准外围器件直接接口，该接口一般使用4根线：串行时钟线根线：串行时钟线SCK、主机输入、主机输入/从机输出数据线从机输出数据线MISO、主机输出、主机输出/从机从机输出数据线输出数据线MISO和低电平有效的从机选择线和低电平有效的从机选择线SS。由于。由于SPI系统总线只需系统总线只需3根根公共的时钟数据线和若干位独立的从机选择线（依据从机数目而定），在公共的时钟数据线和若干位独立的从机选择线（依据从机数目而定），在SPI从从设备较少而没有总
47、线扩展能力的单片机系统中使用特别方便。即使在有总线扩展设备较少而没有总线扩展能力的单片机系统中使用特别方便。即使在有总线扩展能力的系统中采用能力的系统中采用SPI设备也可以简化电路设计，省掉很多常规电路中设备也可以简化电路设计，省掉很多常规电路中的接口器件，从而提高了设计的可靠性。的接口器件，从而提高了设计的可靠性。第43页，本讲稿共60页图9.21 一个典型的SPI总线系统结构示意图一个典型的SPI总线系统结构如图9.21所示。在这个系统中，只允许有1个做主SPI设备的主MCU和若干做SPI从设备的I/O外围器件。MCU控制着数据向1个或多个从外围器件的传送。从器件只能在主机发命令时才能接收
48、或向主机传送数据，其数据的传输格式是高位（MSB）在前，低位（LSB）在后。当有多个不同的串行I/O器件若要连至SPI上作为从设备，必须注意两点：一是其必须有片选端；二是其接MISO线的输出脚必须有三态，片选无效时输出高阻态，以不影响其它SPI设备的正常工作。第44页，本讲稿共60页9.3.2 SPI总线的软件模拟及串并扩展应用总线的软件模拟及串并扩展应用9.3.2.1 SPI总线的软件模拟总线的软件模拟对于大多的对于大多的51单片机而言，没有提供单片机而言，没有提供SPI接口，通常可使用接口，通常可使用软件的办法来模拟软件的办法来模拟SPI的总线操作，包括串行时钟、数据输入和的总线操作，包括
49、串行时钟、数据输入和输出。值得注意的是，对于不同的串行接口外围芯片，它们的时输出。值得注意的是，对于不同的串行接口外围芯片，它们的时钟时序有可能不同，按钟时序有可能不同，按SPI数据和时钟的相位关系来看通常有数据和时钟的相位关系来看通常有4种情种情况，它是由片选信号有效前的电平和数据传送时的有效沿来区分的，况，它是由片选信号有效前的电平和数据传送时的有效沿来区分的，传送传送8位数据的时序种类具体如图位数据的时序种类具体如图9.22所示所示。第45页，本讲稿共60页现在用软件来模拟一下图现在用软件来模拟一下图9.22中最上面的一种情况。我们假定图中最上面的一种情况。我们假定图9.21中的中的MC
50、U为为51单片机，系统接有两个从器件，用单片机，系统接有两个从器件，用P1.7模拟模拟SCK，P1.6模拟模拟MOSI，P1.5模模拟拟MISO线，线，P1.4模拟模拟SS1，P1.3模拟模拟SS2。其模拟的程序如下。其模拟的程序如下。图9.22 SPI总线的4种数据/时钟时序图第46页，本讲稿共60页SCK BIT P1.7MOSI BIT P1.6MISO BIT P1.5SS DB 0 ；分配片选扩展字单元PF0 BIT 0；分配片选有效前电平标志位PF1 BIT 1；分配数据传送有效沿标志位CLR PF0；初始化电平标志位PF0CLR PF1；初始化沿标志位PF1MOV SS,#111