《数字电子技术课程设计报告(数字钟的设计).docx》由会员分享，可在线阅读，更多相关《数字电子技术课程设计报告(数字钟的设计).docx（60页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电子技术课程设计报告(数字钟的设计) 第一篇：数字电子技术课程设计报告(数字钟的设计) 数字电子技术课程设计报告 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的精确性和直观性，且无机械装置，具有更更长的运用寿命，因此得到了广泛的运用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合规律电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及好用方法.且由于数字钟包括组合规律电路和时叙电路.通过它可以进一步学习与驾驭各种组合规律电
2、路与时序电路的原理与运用方法. 二、设计要求 1设计指标 时间以12小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及精确须由晶体振荡器供应表针时间基准信号。 2设计要求 画出电路原理图或仿真电路图； 元器件及参数选择； 电路仿真与调试； PCB文件生成与打印输出。 3制作要求 自行装配和调试，并能觉察问题和解决问题。 4编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、原理框图 1数字钟的构成 数字钟事实上是一个对标准频率1HZ进行计数
3、的计数电路。由于计数的起始时间不行能与标准时间如北京时间一样，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必需做到精确稳定。通常运用石英晶体振荡器电路构成数字钟。 第 0 页 a 数字钟组成框图 2晶体振荡器电路 晶体振荡器电路给数字钟供应一个频率稳定精确的32768z的方波信号，可保证数字钟的走时精确及稳定。不管是指针式的电子钟还是数字显示的电子钟都运用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过非门构成的电路，本次设计接受了后一种。如图b所示，由非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波
4、的波形转换为较志向的方波。输出反馈电阻为非门供应偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的限制功能，同时供应了一个度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及精确性，从而保证了输出频率的稳定和精确。 b CMOS 晶体振荡器仿真电路 第 1 页 3时间记数电路 一般接受10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部规律框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端高电平有效。 秒个位
5、计数单元为进制计数器，无需进制转换，只需将与下降沿有效相连即可。下降没效与Z秒输入信号相连，可作为向上的进位信号与十位计数单元的相连。 秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图 .所示，其中可作为向上的进位信号与分个位的计数单元的相连。 十进制-六进制转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为进制计数器，不是的
6、整数倍，因此需将个位和十位计数单元合并为一个整体才能进行进制转换。利用片实现进制计数功能的电路如图d所示。 d十二进制电路 另外，图d所示电路中，尚余进制计数单元，正好可作为分频器Z输出信号转化为Z信号之用。 4译码驱动及显示单元电路 选择作为显示译码电路；选择数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是接受共阴的方法连接的。 计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由451 1第 2 页 芯片把BCD码转变为十进制数码送到数码管中显示出来。 5校时电路 数字钟应具有分校正和时校正功能，
7、因此，应截断分个位和时个位的干脆计数通路，并接受正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可干脆取自分频器产生的1HZ或2HZ不行太高或太低信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺当通过与或门，故校时电路处于正常计时状态；当开关打向上时，状况正好与上述相反，这时校时电路处于校时状态。 实际运用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图f
8、。 f带有消抖电路的校正电路 6整点报时电路 电路应在整点前10秒钟内起先整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时限制信号。 当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9和5，因此可将分计数器十位的Q和Q 、个位的Q和Q及秒计数器十位的Q和Q相与，从而产生报时限制信号。 报时电路可选74HC30来构成。74HC30为8输入与非门。 第 3 页 说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA
9、相与，从而产生报时限制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计整点报时电路部分 四、元器件 1四连面包板1块编号A45 2镊子1把 3剪刀1把 4共阴八段数码管6个 5网络线2米/人 6CD4511集成块6块 7CD4060集成块1块 874HC390集成块3块 974HC51集成块1块 1074HC00集成块4块 1174HC30集成块1块 1210M电阻5个 13500电阻14个 1430p电容2个 1532.768k时钟晶体1个
10、 16蜂鸣器10个每班 1 芯片连接图 1)74HC00D 2)CD4511 第 4 页 3)74HC390D 4)74HC51D 2面包板的介绍 面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。 面包板的样式是： 第 5 页 面包板的留意事项： 1 面包板旁一般附有香蕉插座，用来输入电压、信号及接地。 2 上图中连着的黑线表示插孔是相通的。 3 拉线时，尽量将线紧贴面包板，把线成直角，避开交叉，也不要跨越元件。 4 面包板运用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再运用。 五、各功能块电路图 数字钟从原理上讲是一种典型的数字电路，可以由许多中小
11、规模集成电路组成，所以可以分成许多独立的电路。 一 六进制电路 由74HC390、7400、数码管与4511组成，电路如图一。 U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AV1 32Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U413DADBDCDD5OAOBOCODOE1211109151474HC390D43ELOFBIOGLTVCC5V4511BD将十进制计数器转换为六进制的连接方法 二 十进制电路 由74HC390、7400、数码管与4511组成，电路如图二。 第 6 页 U4A31
12、26U4B4574HC00D74HC00DComU3SEVEN_SEG_COM_KU1AV1 60Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U213DADBDCDD5OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43ELOFBIOGLT4511BD十进制接法测试仿真电路 三 六十进制电路 由两个数码管、两4 511、一个74HC390与一个7400芯片组成，电路如图三。 四 双六十进制电路 由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图四。 第 7 页 ComComSEVEN_SE
13、G_COM_KU1B6453U1A12U4SEVEN_SEG_COM_KU7U11BABCDEFG64513DADBDCDD5OAOBOCODOEELOFBILTOG1211109151421CLR141INA1INB3U10A12ABCDEFG74HC00D74HC00DU3B15122INA2INB142CLR132QA2QB2QC2QD11109U2712674HC00D74HC00DU8A31QA1QB1QC1QD5677126U913DADBDCDD5OAOBOCODOE12111091514VCC5V74HC390D43U1C891011U1D12134511BD74HC390DC
14、omVCCU643ELOFBILTOG5VSEVEN_SEG_COM_K74HC00D74HC00DABCDEFG84511BDComU15C91011U16DSEVEN_SEG_COM_K1213U14U3A131INA1INB21CLR1QA1QB1QC1QD5677126U513DADBDCDD5OAOBOCODOE1211109151474HC00D74HC00DU12B15122INA2INB142CLR132QA2QB2QC2QD111097126U13DADBDCDD5OAOBOCODOEABCDEFG1312111091514V1 100kHz 5V474HC390D43ELO
15、FBILTOGVCC74HC390D5V43ELOFBILTOG4511BD4511BD 五 时间计数电路 由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，具体电路见图五。 ComComComComComComU1SEVEN_SEG_COM_KU2SEVEN_SEG_COM_KU4SEVEN_SEG_COM_KU3SEVEN_SEG_COM_KU5SEVEN_SEG_COM_KU6SEVEN_SEG_COM_KABCDEFGABCDEFGABCDEFGVCCVCCABCDEFGABCDEFGABCDEFG5V1312111015145VVCC
16、VCC13121110151491312111015145V1312111015131211101514131211101514145V9VCCOG995V99OAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOGLTLTELELBIBIELDADCDDDADCDDDADCLTLTLTDBDBELELELBIBIDADCDDDADCDDDADCDBDB3DBDDBI5V73DBDD4511BD54511BD75544512612671233544577126126712643U23CU25A74HC0
17、0D131110356798U21A74HC00D13111038U20C74HC00D3U19A74HC00D131110974HC00D9356356772QB1QD2QD2QD1QB1QC2QB2QC2QB2QC1QB1QA2QA2QA1QA1QC1QD2QA2QC2QD61QB2INA1CLR2CLR2CLR1INA1INB2INA2INB2INA2INB1INA1INA1INB74HC00D161CLR74HC390D6151INB74HC00D111CLRU26B74HC390D74HC390N1174HC390N74HC390DU20B1574HC00D1262INB74HC00
18、D74HC00D214141541121421242V1 1000Hz 5V时，分，秒计时电路图 六 校正电路 由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图六。 第 8 页 142CLRU13AU16B1QA1QC1QDU24DU22BU14AU17BU20DU15AU18B74HC390N43BILT4511BDOGU7U8OFU10VCC4511BDOGU9U114511BDOFU124511BD101092192125413131254131254 IO1VCC正常输入信号5V校正信号R1IO2U2C9108小时校正电路J110Mohm74HC00
19、D留意：分校时时，不会进位到小时。U11111213910U2DKey = A12R210MohmIO313U2A8123时计数器IO574HC00D1123674HC00D正常输入信号校正信号R3U3A10Mohm12U2B456分计数器IO6IO44574HC00D74HC51D3J274HC00DKey = B分钟校正电路分校正时锁定小时信号输入R410MohmU3B456图中接受基本RS触发器构成开关消抖动电路，其中与非门选用74HC00；对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺当通过与或门，故校时电路处于正常计时状态，当开关打向上时，状况正好
20、与上述相反，这时电路处于校时状态。74HC00D数字钟设计校时电路部分 七 晶体振荡电路 由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图七。 八 整点报时电路 由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图八。 第 9 页 说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时限制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX18234
21、5V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计整点报时电路部分 六、总接线元件布局简图 整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。 电路的信号输入由晶振电路产生，并输入各电路。 简图如图九。 七、芯片连接总图 因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线
22、图，如图十。 八、总结 1 试验过程中遇到的问题及解决方法 面包板测试 测试面包板各触点是否接通。 七段显示器与七段译码器的测量 第 10 页 把显示器与CD4511相连，第一次接时，数码管完全没有显示数字，检查后觉察是数码管未接地而造成的，接地后觉察还是无法正确显示数字，用万用表检测后，觉察是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是特殊重要的一件事。 时间计数电路的连接与测试 六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。但在六十进制时，按图接线后觉察，显示器上的数字总是100进制的，而不是六十进制，检测后觉察无论是线路的连通还是芯片
23、的接触都没有问题。最终，在重对连线时觉察是线路接错引脚造成的，改正之后，显示就正常了。 校正电路 因上面程因引脚接错而造成错误，所以校正电路是完全依据仿真图所连的，在测试时，起先进行时校时时，没有出现问题，但当进行到分校时时，觉察计数电路的秒电路起先乱跳出错。因此，电路确定是有地方出错了，在反复比照后，觉察是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时确定要留意把不要的多余的线拿掉。 第 11 页 其次篇：数字电子技术课程设计报告(数字钟) 书目 一 设计目的 1 二 实现功能 1 三 制作过程 1 四 原理框图 3 4.1 数字钟构成 34 .2设计脉冲源
24、44.3 设计整形电路 4.4 设计分频器 4.5 实际计数器 64.6 译码/驱动器电路的设计 7 4.7 校时电路 8 4.8 整点报时电路 4.9 绘制总体电路图 五 具体实现 10 5.1电路的选择 10 5.2集成电路的基本功能 10 5.3 电路原理 六 感想与收获 12 七 附 录 1 数字电子技术课程设计报告 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的精确性和直观性，且无机械装置，具有更更长的运用寿命，因此得到了广泛的运用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合规律电路和时序电路。 钟表的数字化给人们生产生活带来
25、了极大的便利，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动限制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，全部这些，都是以钟表数字化为基础的。因此，探讨数字钟及扩大其应用，有着特殊现实的意义。 石英数字钟，具有电路简洁，代表性好，好用性强等优点，在数字钟的制作中，我们接受了传统的PCMS大规模集成电路为核心，配上LED发光显示屏，用石英晶体做稳频元件，精确又便利。 二、实现功能 时间以12小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到
26、达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及精确须由晶体振荡器供应表针时间基准信号。 三、制作过程 1.确立电子数字计时器的制作思路 要想构成数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路，即频率为1HZ的“秒脉冲信号。经过分频器输出的秒脉冲信号到计数器 2 中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，这就需要分别设计60进制，24进制，或12进制的计时器，并发出驱动AM；PM的标记信号。各计数器输出的信号经译码器/驱动器送到数字显示器对应的笔划段，使得 “时、“分、“秒得以
27、数字显示。 任何数字计时器都有误，因此应考虑校准时间电路，校时电路一般接受自动快调和手动调整，“自动快调是利用分频器输出的不同频率脉冲使得显示时间自动快速的得到调整。“手动调整 是利用手动的节拍调整显示时间。 2.查阅资料绘出各部分的电路图(详见原理框图) 数字计时器的设计方法： 1设计脉冲源 2设计整形电路 3设计分频器 4设计计数器 5译码器/驱动器 6设计校时电路 3. 按所设计的电路去选择、测试好元器件、并装配成为产品 4. 准备设计论文辩论 四、原理框图 1数字钟的构成 数字钟事实上是一个对标准频率1HZ进行计数的计数电路。由于计数的起始时间不行能与标准时间如北京时间一样，故需要在电
28、路上加一个校时电路，同时标准的1HZ时间信号必需做到精确稳定。通常运用石英晶体振荡器电路构成数字钟。 3 数字钟组成框图 2设计脉冲源 自激式振荡电路有：自激多谐振荡器，激间歇振荡器这次我们选择晶体振荡器缘由如下: 由于通常要求数字钟的脉冲源的频率要特别稳定、精确度高，因此要接受石英晶体振荡器，其他的多谐振荡器难以满意要求。石英晶体不但频率特性稳定，而且品质因数很高，有极好的选频特性。晶体振荡器电路给数字钟供应一个频率稳定精确的32768z的方波信号，可保证数字钟的走时精确及稳定。石英晶体振荡器的频率取决于石英晶体的固有频率，与外电路的电阻电容的参数无关一般状况下，晶振频率越高，精确度越高，但
29、所用的分频级数越多，耗电量就越大，本钱就越高，在选择晶体时应综合考虑。 一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过非门构成的电路，本次设计接受了后一种。如图b所示，由非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较志向的方波。输出反馈电阻为非门供应偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的限制功能，同时供应了一个度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及精确性，从而保证了输出频率的稳定和精
30、确。 4 a CMOS 晶体振荡器仿真电路 3设计整形电路 由于晶体振荡器输出的脉冲是正弦波或是不规则的矩形波，因此必需经整形电路整形。我们已学过的脉冲整形电路有以下几种：削波器、门电路、单稳态电路、双稳态电路、施密特触发器等。通过查阅资料主要运用施密特触发器： 门电路组成的整形电路 4. 设计分频器 分频器 能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完 5 成。由于一个触发器就是一个二分频器，N个触发器就是 2N个分频器。假如用计数器作分频器，就要按进制数进行分频。例如十进制计数器就是特别频器，M进制计数器就为M分频器。若我们从市场上购置到石英晶体振荡器其频率为32768HZ，要想
31、用该振荡器得到一个频率为1HZ的秒脉冲信号，就需要用分频器进行分频，分频器的个数为2N =32768HZ，N =15 即有15个分频器。这样就将一个频率为23768HZ的振荡信号降低为1HZ的计时信号，这样就满意了计时规律的需求：60秒=1分钟，60分=1小时，24小时=1天。 5设计计数器 计数器的设计，以触发器为单元电路，根据进制按有权码或无权码来编码，接受有条件反馈原理来构成。当 “小时 的十位为2；个位为3时，只要个位数 “分 有进位时，就应使十位的“小时 的位数归零，因此24小时进制计数器要接受有条件反馈的设计。12进制计数器也同理；但应在归零的同时发出驱动AM上午、PM下午标记的信
32、号。 按规律,一般设计计数器的方法 秒部分：个位选用模10计数器；十位选用模6计数器 6 分部分：个位选用模10计数器；十位选用模6计数器 小时部分：模12计数器；或模24计数器 6. 译码/驱动器电路的设计 在数字系统中常常需要将测量或处理的结果干脆显示成十进制数字。为此，首先将以BCD码表示的结果送到译码器电路进行译码，用它的输出去驱动显示器件，由于显示器件的工作方式不同，对译码器的要求也就不同，译码器的电路也不同。数字显示的器件的种类：荧光管、辉光管、发光二极管、液晶显示屏等. 译码器电路：此次我们选择的是LED共阳极发光二极管显示器 显示电路如下： 7 原理图 7校时电路 校时电路是计
33、时器中不行少的一部分因为当即时间与计时器时间不一样时，就需要校时电路予以校正。校时电路有两种方案：第 一、校时用的脉冲可选用频率较高的不等的几种脉冲，从计数器的总输入端秒计数器的第一级输入端送入。 其次、校时用的脉冲，分别将秒脉冲送到“计小时的计数器的输入端， “计分的计数器输入端，但校时、校分时，应将原计数回路关闭或断开。校秒时可接受关闭或断开秒计数器的脉冲信号输入端使其停止计时 8 8整点报时电路 电路应在整点前10秒钟内起先整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时限制信号。 当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、
34、9和5，因此可将分计数器十位的Q和Q 、个位的Q和Q及秒计数器十位的Q和Q相与，从而产生报时限制信号。 实现方式： 说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时限制信号。IO1分计数器十位的Qc和QAIO2U1VCC15VVCC2345VIO3分计数器个位的QD和QAX18IO456114V_0.5WIO512秒计数器十位的QC和QA74HC30DIO6数字钟设计整点报时电路部分 9 9. 绘制总体电路图 五：具体实现 1、电路的选择： 我
35、们接受了传统的PCMS大规模集成电路为核心，配上LED发光显示屏，用石英晶体作为稳频元件，精确又便利。 数字钟专用集成块如下： a. 译码/驱动电路：LM8361，M8560，LM8569，TMS3450NL，MM5457，MM5462集成电路，因为它在全部型号中静态功耗最低。其管脚图见图12 b. 分频器:我们接受了CD4060。 c.反相器: 我们选用了CD4069内含有六个反相器。 2、集成电路的基本功能 1CD4060：它是一个十四级二分频器，它所产生的信号频率为30720HZ，经九级两二分频后，得到一个60HZ的脉冲信号，见图。 2CD4069反相器: F1F6六个反相器，通过外接电
36、路去限制各电路的工作状态，管脚见图： 10 3MM5462: 它是集译码/驱动电路为一体，它是60HZ时基24小时专用集成电路。1-4，6-12，22十三个端子是显示笔划输出的，1脚是四个笔划，其余每脚输出二个笔划，16脚为正电源，5脚为负电源，20脚睡眠输出是直流信号，由17脚动和关闭，由13脚调整至需要值，最大值59分钟倒计时。17脚是内部振荡器RC输入端，该振荡信号一是作为外部时基的备用，二是13闹输出的信号源。在我们选用的这套套件没有用20脚的睡眠功能。19脚为时基信号输入脚。 14、 15、18脚是操作限制端，若接凹凸电平各有不同的功能。值得留意的是全部的输出端均为低电平有效。 、
37、3、电路原理：见图原理方框图 CD4060 CD4069 变压器将沟通220V电压，变为双7.5V沟通低电压，经全波整流后路经D 411 供显示屏驱动电路，而另一路经滤波后供主电路。由于时钟需要脉冲源，我们选用了JT，R1，C3和CD4060内部的两个反相器组成的晶体振荡器，目的是为了提脉冲源的稳定度，而脉冲源产生的波形不是规则的矩形波，因此，需经整形器整形后，送到下一级，由于脉冲信号源的频率较高，经CD4060九级分频及计数后变换低频脉冲信号。由13脚得到60HZ的脉冲信号一路送入MM5461的19脚，另一路去限制由F4，Q2，Q3组成的显示屏驱动电路。由于F4的倒相作用，使Q2，Q3和时基
38、信号交替导通，形成间歇点亮显示屏，使它工作在正常状态。 当60HZ的信号从MM5461的19脚进入后，由限制电路各部分电路的正常工作经译码与驱动电路去限制显示屏各个应亮的端。 F1，F2，F3，R2，R8，C5，K1组成了一个“电子自锁式开关，每控一次K1，F2的输出状态会变更，一路去限制MM5461的18脚，另一路去驱动显示屏右下点的发光二极管以指示该功能的工作状态。“亮表示“闹钟时间已设置，“灭表示“闹设置取消。 R7，Q1，FMQ组成闹输出放大电路，限制信号由MM5461的13脚输出。当响闹时，按下K5可使闹暂停并延时九分钟再闹，还可多次运用报时延时，响闹总时长59分钟。 由于MM546
39、1无秒信号输出，故用F5，F6，R3，R4，C4组成秒信号发生器，经Q4去驱动显示屏中间的“冒号闪动。电路中各开关的功能： K1：闹钟时间的设置开关。K1+K5快调闹时间的设置。 K1+K4慢调闹时间的设置 K2：时间的设置开关。 K2+K5 快调时间的设置 K2+K4慢调时间的设置。 K3：闹钟时间显示开关。单击K3可显示事先所设置的报时的时间 K4：慢调时间开关 K5：快调时间开关/暂停/显示 电路中，R101K的作用，是防止开关操作工作时，正负电源短路。R13，R27，R9为限流电阻，它们确定显示亮度。 六：感想与收获 这次的竞赛是我们三个人一起参加的，在竞赛前的一段时间里，我们三个人的
40、收获很大，具体有三点： 12 1有利于我们学习实力的提高。这里所说的学习实力包括获得资料的实力、理解前人思路的实力、系统设计实力、动手实力、分析解除故障实力、表达实力等很多方面，而这段时间的阅历，我们提高都很大。 2有利于我们团队精神的培育。在课堂之外实际的工作中，我们三人一般都要合作共同完成某一项目，这就特殊需要团队精神，而这一点在课堂常规教学中得到的熬炼是很有限的。三个人必需互相信任、互相协作、分工合作，在顺境时小组成员要互相提示保持冷静，逆境时要互相激励共度难关，出现问题时不能互相埋，这些与课堂教学强调独立性是有明显区分的。 3有利于我们各种实力的熬炼。第 一、不够细心比方由于马虎大意焊
41、错了线，其次，是在学习看法上，这次培训是对我的学习看法的一次检验。我第一次体会到要作一名电子设计师，要求具备的首要素养是严谨。我们这次制作所遇到的多半问题多数都是由于我们不够严谨。第三，在做人上，我相识到，无论做什么事情，只要你足够坚毅，有足够的毅力与决心，有足够的挑战困难的志气，就没有什么办不到的。 电设赛场风云涌，各路英豪皆争雄。 今朝罢去怀壮志，来届电赛再显锋！ 13 七：附录 电路原理总图： 附录 二、LED显示屏电路原理图 14 第三篇：电子技术课程设计 数字钟的设计 电子技术课程设计报告 数字钟的设计 专业：自动化 班级：14级自动化品牌一班 学号：20220632 姓名：付岩 指导老师：邬祥忠李振声 完成日期：2022年6月9日 一、设计题目 “数字钟的设计 二、技术要求 1、设计一台能显示“秒“分“时的数字钟，要求24小时为一计时周期。 2、当电路发生走时误差时，要求电路具有校时功能。 三、运用的元器件和电源 元器件： 1、七段显示译码器7448 2、数码管7SEG-DIGITAL 3、定时器NE555 4、十进制计数器74LS160 5、二输入与非门74LS00