数字电路课程设计——数字钟.docx

《数字电路课程设计——数字钟.docx》由会员分享，可在线阅读，更多相关《数字电路课程设计——数字钟.docx（62页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、数字电路课程设计数字钟 第一篇：数字电路课程设计数字钟 四川工业科技学院 电子信息工程学院课程设计 专业名称:电子信息工程 课程名称：数字电路课程设计 课题名称：自动节能灯设计 设计人员：蔡志荷 指导老师：廖俊东 2022年1月10日 模拟电子技术课程设计任务书 一、课题名称：数字钟的设计 二、技术指标： 1驾驭数字钟的设计、组装和调试方法。 2娴熟运用proteus仿真软件。 3熟识各元件的作用以及留意事项。 三、要求： 1设画出总体设计框图，以说明数字钟由哪些相对独立的 功能模块组成，标出各个模块之间互相联系。 2设计各个功能模块的电路图，加上原理说明。 3选择合适的元器件，设计、选择合适

2、的输入信号和输出 方式，确保电路正确性。 指导老师：廖俊东 学生：蔡志荷 电子信息工程学院 2022年1月 10日 课程设计报告书评阅页 课题名称：数字钟的设计 班级：15级电子信息工程4班 姓名：蔡志荷 2022年1月 10日 指导老师评语： 考核成果：指导老师签名： 20 年月 书目 摘要 . 1 第1章设计任务与要求 . 2 1.1 设计指标数字钟简介 . 2 1.2 具体要求 . 2 1.3 设计要求 . 3 第2章元件清单及主要器件介绍 . 4 2.1 元件清单 . 4 2.2 主要器件介绍 . 4 2.2.1 74LS90计数 . 4 2.2.2 74LS47 . 5 2.2.3

3、七段数码显示器 . 7 第3章设计原理与电路 . 8 3.1 计时电路 . 8 3.1.1 计秒、计分电路 . 8 3.1.2 计时电路 . 10 3.2 校时电路 . 11 3.2.1 报时锁存信号 . 13 3.2.2 报时 . 13 第4章仿真结果及误差分析 . 15 4.1 试验结果 . 15 4.2 实时分析 . 15 第5章设计总结 . 16 参考文献. 17 四川工业科技学院数字电路课程设计 摘要 本次课程设计的主题是数字电子钟。干电路系统由秒信号发生器、“时、分、秒计数器、显示器、整点报时电路组成。秒信号产生器是整个系统的时基信号，它干脆确定计时系统的精度，这里用多谐振荡器加分

4、频器来实现。将标准秒信号送入“秒计数器，“秒计数器接受60进制计数器，每累计60秒发出一个“分脉冲信号，该信号将作为“分计数器的时钟脉冲。“分计数器也接受60进制计数器，每累计60分钟，发出一个“时脉冲信号，该信号将被送到“时计数器。“时计数器接受24进制计时器，可实现对一天24小时的累计。译码显示电路将“时、“分、“秒计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发蜂鸣器实现报时。 数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用限制电路和调整开关对LED显示的时间进行调整，以上两部分组成

5、主体电路。通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等，构成扩展电路。本次设计由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路，可以实现：计时、显示，时、分校时，整点报时等功能。 关键词：数字时钟，振荡器，计数器，报时电路 四川工业科技学院数字电路课程设计 第1章 设计任务与要求 1.1 设计指标数字钟简介 数字钟电路是一款经典的数字规律电路，它可以是一个简洁的秒钟，也可以只计分和时，还可以计秒、分、时，分别为12进制或24进制，外加校时和整点报时电路。 数字钟已成为人们日常生活中必不行少的生活日用品。广泛用于个人家庭

6、以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、消遣带来极大的便利。由于数字集成电路技术的进展和接受了先进的石英技术，使数字钟具有走时精确、性能稳定、集成电路有体积小、功耗小、功能多、携带便利等优点。 因此本次设计就用数字集成电路和一些简洁的规律门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟接受数字电路实现对“时、“分、“秒数字显示的计时装置。具有时间显示、走时精确、显示直观、精度、稳定等优点，电路装置特别小巧,安装运用也便利而受宽阔消费的宠爱。 1.2 具体要求 1、驾驭组合规律电路、时序规律电路及数字规律电路系统的设计、安装、测试方法； 2、进一

7、步稳固所学的理论学问，提高运用所学学问分析和解决实际问题的实力； 3、提高电路布局，布线及检查和解除故障的实力。 四川工业科技学院数字电路课程设计 1.3设计要求 1、设计一个有“时、“分、“秒23小时59分59秒显示，且有校时功能的电子钟。 2、用中小规模集成电路组成电子钟，并在试验箱上进行组装、调试 3、画出框图和规律电路图、写出设计、试验总结报告。 4、整点报时。在59分51秒时输出信号，音频持续10秒，在结束时刻为整点。 四川工业科技学院数字电路课程设计 第2章 元件清单及主要器件介绍 2.1 元件清单 1、74LS906个 2、74LS476个 3、74LS006个 4、74LS20

8、6个 5、74LS046个 6、共阳七段数码显示器6个 7、蜂鸣器1个 8、快关若干，电阻若干 2.2 主要器件介绍 2.2.174LS90计数 此题目核心器件是计数器，常用的有同步十进制计数器74HC160以及异步 二、 五、十进制计数器74LS90.这里选用的是74LS90芯片。 74LS90的引脚图如图2-1表示。 图2-1 74LS90内部是由两部分电路组成的。一部分是由时钟CKA与一位触发器Q0组成的二进制计数器，可记一位二进制数；另外一部分是由时钟CKB与三个触发器Q 1、Q 2、Q3组成的五进制异步计数器，可记五个数000111.假如把Q0和CKB连接起来，CKB从Q0取信号，外

9、部时钟信号接到CKA上，那么由时钟CKA和Q0、Q 1、Q 2、Q3组成十进制计数器。 R0(1)和R0(2)是异步清零端，两个同时为高电平有效；R9(1)和R9(2)是置 四川工业科技学院数字电路课程设计 9端，两个同时为高电平常，Q3Q2Q1Q0=1001,；正常计数时，必需保证R0(1)和R0(2)中至少一个接低电平，R9(1)和R9(2)中至少一个接低电平。 74LS90的功能表如表2-1所示。 表2-1 2.2.274LS47 74LS47的引脚图如图2-3表示。 图2-3 译码为编码的逆过程。它将编码时给予代码的含义“翻译过来。实现译码的规律电路成为译码器。译码器输出与输入代码有唯

10、一的对应关系。74LS47是输出低电平有效的七段字形译码器，它在这里与数码管协作运用。 表2-2列出了74LS47的真值表，表示出了它与数码管之间的关系。 四川工业科技学院数字电路课程设计 表2-2 H=高电平，L=低电平，=不定 74LS47译码器原理如图2-4. 图2-4 74LS47是BCD-7段数码管译码器/驱动器， 74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码， 可以干脆把数字转换为数码管的显示数字， 从而简化了程序，节省了 单片机的IO开销。因此是一个特殊好的芯片！但是由于目前从节省本钱的角度考虑， 此类芯片已较少用， 大部份状况下都是用动态扫描数码管的形式来实

11、现数码管显示。 四川工业科技学院数字电路课程设计 2.2.3 七段数码显示器 共阳极七段数码管引脚图如图2-5表示。 图2-5 LED数码管中的发光二极管共有两种连接方法： 1、共阴极接法：把发光二极管的阴极连在一起构成公共阴极。运用时公共阴极接地，这样阳极端输入高电平的段发光二极管就导通点亮，而输入低电平的则不点亮。试验中运用的LED显示器为共阴极接法。 2、共阳极接法：把发光二极管的阳极连在一起构成公共阳极。运用时公共阳极接5V。这样阴极端输入低电平的段发光二极管就导通点亮，而输入高电平的则不点亮，而输入高电平的则不点亮。 注：课设中运用的是共阳极数码管。 四川工业科技学院数字电路课程设计

12、 第3章 设计原理与电路 3.1 计时电路 计时电路共分三部分：计秒、计分、计时。其中计秒和记分都是60进制，而计时为24进制。难点在于三者之间进位信号的实现。 3.1.1 计秒、计分电路 1、个位向十位的进位实现。 用两片74LS90异步计数器接成一个一步的60进制计数器。所谓异步60进制计数器，即两片74LS90的时钟不一样。各位时钟为1Hz方波来计秒，十位计数器的时钟信号需要从个位计数器来供应。 进位信号的要求是在十个秒脉冲中只产生一个下降沿，且与第十秒的下降沿对齐。只能从个位计数器的输出端来供应，不行能从其输入端来找。而计数器的输出端只有Q0、Q 1、Q 2、Q3四个信号，要么是其中一

13、个，要么是它们之间的规律运算结果。 把个位的四个输出波形画出来，如图3-1所示。 图3-1 由于74LS90是在时钟的下降沿到来时计数，所以Q3正好符合要求，在10秒之内只给出一个下降沿，且与第19秒的下降沿对齐。Q2虽然也只产生一个下降沿，但产生的时刻不对。这样，个位和十位之间的进位信号就找到了，把个位的Q311端连接到十位的CKA14端上。 四川工业科技学院数字电路课程设计 2、六十进制的实现 当几秒到59时，盼望回00.此时个位正好计满十个数，不用清零即可自动从9回0；十位应接成六进制，即从05循环计数。用异步清零法，当6出现的瞬间，即Q3Q2Q1Q0=0110时，同时给R0(1)和R0

14、(2)高电平，使这个状态变成0000，由于6出现时间很短，被0取代。接线如图3-2所示。 图3-2 当十位计数到6时，输出0110，其中正好有两个高电平，把这两个高电平Q2和Q1分别接到74LS90的R0(1)和R0(2)端，即可实现清零。一旦清零，Q2和Q1都为0，不能再接着清零，复原正常计数，直到下次再同时为1。 计秒电路的仿真图如图3-2所示，计分电路和计秒电路是完全一样的，只是周期为1S的时钟信号改成了周期为60秒即1分钟的时钟信号。 3、秒向分的进位信号的实现 积分电路的关键问题是找到秒向分的进位信号。当秒电路计到59秒时，产生一个高电平，在计到60秒时变成低电平，来一个下降沿送给计

15、分电路做时钟。 计秒电路在计到59时的十位和个位的状态分别为0101和1001，把这四个1与起来即可，即十位的Q2和Q0，个位的Q3和Q0，与的结果作为进位信号。运用74LS20四入与非门串反相器构成与门，如图3-3所示。 四川工业科技学院数字电路课程设计 图3-3 计分电路与计秒电路一样，只是四输入与门产生的信号应标识为59分。 3.1.2 计时电路 用两片74LS90实现二十四进制计数器，首先把两片74LS90都接成十进制，并且两片之间连接成具有十的进位关系，即接成一百进制计数器，然后在计到24时，十位和个位同时清理。计到24时，十位的Q1=1，个位的Q2=1，应分别把这两个信号连接到双方

16、芯片的R01和R0(2)端。如个位的Q2接到两个74LS90的R0(1)清零端，十位的Q1接到两个74LS90的R0(2)清零端。 计时电路的个位时钟信号来自秒、分电路产生59分59秒两个信号相与的结果，如图3-4所示。 图3-4 四川工业科技学院数字电路课程设计 计分和计时电路可以先单独用秒脉冲调试，以节省时间。联调时，可把秒脉冲的频率加大。 图3-5是一个链接好的简洁的没有校时和报时的数字时钟电路。 图3-5 图中为了把数显集中到一块，可以干脆把时、分、秒的数码管拖动到一起。但为了仿真时使器件管件的规律状态显示不影响数显的效果，可以从主菜单中把规律显示去掉即可。 3.2 校时电路 接下来把

17、校时电路加上，校时电路主要完成校分和校时。选择较分时，拨动一次开关，分自动加一；选择校时时，拨动一次开关，小时自动加一。校时校分应精确无误，能实现志向的时间校对。校时校分时应切断秒、分、时计数电路之间的进位连线。 如图3-6，红色线框内是校时电路，由去抖动电路和选择电路组成。 四川工业科技学院数字电路课程设计 图3-6 其中，计到59分的信号已有，如图3-6中所示。只需把它和计秒电路的十位中的Q2Q0相与作为起先报时的一个条件即可。见图3-7，U16:A和U10:D组成的与门输出即为报时起先信号。 图3-7 四川工业科技学院数字电路课程设计 3.2.1 报时锁存信号 用秒个位的计数器输出进行四

18、高一低的报时锁存信号。如今来分析一下5059秒之间秒个位的状态。 秒个位：Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 结合题目要求，通过这些状态的视察觉察，秒个位的Q3和Q0规律与后，正好在秒个位计到 1、 3、 5、7时产生高电平，0、 2、 4、6时产生低电平，可作低四声报时的锁存信号；秒个位的Q3和Q0规律与后，正好在秒个位为9时产生高电平，可做高音的报时锁存信号；这样就产生了两个报时锁存信号。 3.2.2 报时 把上述分析所得到的的报时起先信号分别

19、和两个报时锁存信号相与，产生两路报时锁存信号，如图3-7，上面一路为高音报时锁存，下面一路为低音报时锁存。图中左面三个与非门实现的是与或规律，前面已介绍。 上下两路报时锁存信号分别与1kHz和500Hz的音频信号20Hz30kHz相与或来驱动数字喇叭，实现整点报时功能。这里喇叭运用元件SOUNDER,它接收数字信号。 试验时，把59分50秒这个报时起先信号干脆用高电平取代，这样比较省时。另外实际连接电路时，可用555定时器产生一个1kHz的方波，再经D触发器二 四川工业科技学院数字电路课程设计 分屏得到500Hz的方波信号。计时电路的1Hz方波也可由555定时器产生，但由于标准电阻和电容值的选

20、择会带来一些积累误差，也可选用其他更精确的振荡电路来实现。 四川工业科技学院数字电路课程设计 第4章 仿真结果及误差分析 4.1 试验结果 胜利设计一个有“时、“分、“秒23小时59分59秒显示，有校时功能的电子钟。能够实现整点报时。在59分51秒时输出信号，音频持续10秒，在结束时刻为整点。且能够正常仿真。 如图4-1是完好的数字钟电路图。 图4-1 4.2 实时分析 本次课程设计电路完全依据仿真图所连的，在测试时，当起先进行时校时时，没有出现问题，但当进行到分校时时，觉察计数电路的秒电路起先乱跳出错。因此，电路确定是有地方出错了，在反复比照后，觉察是因为在接入校正电路时忘了把秒十位和分个位

21、之间的连线拿掉而造成的，因此，在接线时确定要留意把不要的多余的线拿掉。 仿真时用的脉冲是用的软件里的时钟脉冲，没有运用555定时器，可能会造成确定的误差。 四川工业科技学院数字电路课程设计 第5章 设计总结 通过这次数字电子钟的课程设计，我们把学到的东西与实践相结合，深化了我对数字电路设计和模拟电路的设计，让我在设计的实践中获得了更多的学问，同时熬炼了我的动手实力。在这过程中对我们学的学问了更进一步的理解，而且更进一步地熟识了芯片的结构及驾驭了各芯片的工作原理和其具体的运用方法，也熬炼了自己独立思索问题的实力和通过查看相关资料来解决问题的习惯。 虽然这只是一次学期末的课程设计，但通过这次课程设

22、计我们了解了课设计的一般步骤、方法和设计中应留意的一些问题。我觉得这次设计是很有重要意义的，它熬炼了同学们对待问题时的看法和处理事情的实力，了解了各个芯片能够完成什么样的功能，运用芯片时应当留意那些要点，同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区分。 总之，这次课程设计让我学到了好多东西，这种课程设计对一个高校生是特殊重要的。在此我要感谢我同组的伙伴蔡西！然后，特殊感谢廖老师的耐性指导！ 四川工业科技学院数字电路课程设计 参考文献 张存礼、韩爱娟主编. 电子技术综合实训.北京师范高校出版社.2005.8。 朱清慧主编.Proteus教程.清华高校出版社.2022.6。 阎石主编.

23、数字电子技术基础. 高等教化出版社.2022.4。 其次篇：数字电路课程设计 数字钟 摘 要 数字钟事实上是一个对标准频率1Hz进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时、“分、“秒的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又起先下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。 振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以接受石英晶体振荡器。 分频器：因为振荡器产生的标准信号

24、频率很高，要是要得到“秒信号，需确定级数的分频器进行分频。 计数器：有了“秒信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时、“分、“秒的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。 译码显示：将“时“分“秒显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。 由于计数的起始时间不行能与标准时间如北京时间一样，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒起先，蜂鸣器1秒响1秒停地响5次。 为了使数字钟运用便利，在设计上运用了一个变压器和一个

25、整流桥来实现数字钟电能的输入，使得可以便利地干脆插入220V的沟通电就可以正常地运用了。 关键词 数字钟 振荡 计数 校正 报时 目 录 1 设计目的.4 2 设计任务.4 3数字电子钟的组成和工作原理.4 3.1数字钟的构成.4 3.2原理分析.4 3.3数字点钟的基本规律功能框图.5 4数字钟的电路设计. 5 4.1 秒信号发生器的设计. 6 4.2时间计数电路的设计.8 4.3译码显示电路. 10 4.4正点报时电路的设计.12 4.5校时电路的设计.13 5设计心得 . . . . .14 6参考文献.15 1设计目的 在学完了数字电子技术基础课程的基本理论，基本学问后，能够综合运用所

26、学理论学问、拓宽学问面，系统地进行电子电路的工程实践训练，熬炼动手实力，培育工程师的基本技能，提高分析问题和解决问题的实力。 2设计任务 2.1设计指标 1时间计数电路接受24进制，从00起先到23后再回到00； 2.各用2位数码管显示时、分、秒； 3.具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4.计时过程具有报时功能，当时间到达整点前10秒起先，蜂鸣器1秒响1秒停地响5次。 5.为了保证计时的稳定及精确，须由晶体振荡器供应时间基准信号。 2.2设计要求 根据选定方案确定实现设计要求的基本电路和扩展电路，画出电路原理图。 3数字电子钟的组成和工作原理 31数字

27、钟的构成 数字钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。 32原理分析 数字钟事实上是一个对标准频率1Hz进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时、“分、“秒的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又起先下一轮的循环计数。由于计数的起始时间不行能与标准时间如北京时间一样，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒起先，

28、蜂鸣器1秒响1秒停地响5次。 33数字点钟的基本规律功能框图 图1 数字钟的基本规律框图 4数字钟的电路设计 下面将介绍设计电路具体方案：其中包括电源电路的设计、秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。 41 秒信号发生器的设计 晶体振荡分频电路石英晶体振荡电路 1接受频率fs32768Hz的石英晶体。 D 1、D2是反相器，D1用于振荡，D2用于缓冲整形。Rf为反馈电阻10100M，反馈电阻的作用是为CMOS反相器供应偏置，使其工作在放大状态。C1是频率微调电容，变更C1可对振荡器频率作微量调整，C1一般取535pF。C2是

29、温度特性校正用的电容，一般取20405pF，电容C 1、C2与晶体共同构成型网络，完成对振荡器频率的限制，并供应必要的1800相移，最终输出fs=32768Hz。 图4 石英晶体振荡电路 2多级分频电路 将32 768Hz脉冲信号输入到CD4060内部结构如图44组成的脉冲振荡的14位二进制计数器，所以从最终一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。 图5 CD4060内部结构 图6 脉冲分频电路 图7 秒信号原理图 图8 晶体振荡及分频电路 42时间计数电路的设计 秒信号经秒计

30、数器、分计数器、时计数器之后，分别得到“秒个位、十位、“分个位、十位以及“时个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒和“分计数器应为六十进制，而“时计数器应为二十四进制。接受10进制计数器74LS162来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端高电平有效。 421“分、“秒六十进制计数器 选用两块74LS162接受异步清零的方法完成60进制。以“秒计数为例：计秒时，将秒个位计数单元的QA与下降沿有效相连，将74LS162连接成10进制计数器，BA下降沿有效与Z秒输入信号相连，QD可作为向上的进位信号与

31、十位计数单元的A相连。秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为0110进制计数器，当十位计数器计到QD QC QB QA为0110时，同时对秒的个位和十位进行清0，另外QC可作为向上的进位信号与分个位的计数单元的A相连。其具体连接图如图9A相连，其具体连接图如图9。 7 图9 六十进制计数器 422二十四进制计数器 同样可以选用两块74LS162接受异步清零的方法完成24进制计数 如图10。 图10二十四进制计数器 43译码显示电路 译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的凹凸电平，我们接受阴极七段数码管，引脚如图11。 其则译码电路就应选接与它

32、配套的共阴极七段数码驱动器。译码显示电路可接受CD4511BC-7段译码驱动器，其芯片引脚如图12。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。其具体电路图如图13。 图11 阴极七段数码管 图12 芯片CD4511BC-7段译码驱动器引脚 图13 译码显示电路 44正点报时电路的设计 要求当时间到达整点前10秒起先，蜂鸣器1秒响1秒停地响5次。即当时间到达xx时59分50秒时蜂鸣器起先响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。在59分50秒到59分59秒之间，

33、只有秒的个位计数，分的十位QD QC QB QA输出0101,个位QD QC QB QA 输出1001，秒的十位QD QC QB QA 输出0101均不变，而秒的个位QA计数过程中输出在0和1之间转。所以可以利用与非门的相与功能，把分十位的QC 、QA ,分个位的QD、QA，秒十位的QC、QA 和秒个位的QA相“与非作为限制信号限制与非门的开断，从而限制蜂鸣器的响和停。如图14。 图14 整点报时电路 45校时电路的设计 时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，将秒计数器在零时停计数，处于等待启动；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间起先计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，我们设计的校时电路，便利、牢靠地实现这四个阶段所要求的功能。 图15数字电子钟的计数校正电路 5设计心得