《2012惯性组合导航系统的工程设计.docx》由会员分享，可在线阅读，更多相关《2012惯性组合导航系统的工程设计.docx（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、摘要为适应组合导航计算机系统的微型化、高性能度的要求，拓宽导航计算机的应用领域，文中设计了一种基于PC104 和可编程规律阵列器件协同合作的导航计算机系统。系统主要包括数据采集模块和数据解算模块两局部，给出了PC104 与 FPGA 的片内接收模块进展通信的设计方案。为提高FPGA 与工控机之间的数据传输速度，设计了通过共享双端口RAM 的方式，实现了工控机与FPGA 之间的高速数据交换。从硬件构造和软件设计方面说明白系统各模块的功能以及模块间的通信。捷联惯性组合导航系统是一种完全自主的定位导航系统，它可以连续实时地供给位置、速度和姿势信息，短时精度较高， 但误差随时间增长而不断积存。GPS
2、导航系统能够全天候供给信息，且误差不随时间积存。因此，将它们组合起来，利用卡尔曼滤波技术进展融合，可以发挥各自优势，提高导航精度。由于捷联系统没有稳定的物理平台，惯件测量的数值不能直接 进展导航计算，必需先经过大量、实时、准确的数学运算建立起数学平台，才能得到导航参数，在计算上较简单，对计算机的 性能要求高。为减小体积、重量和增加牢靠性。文中提出利用PC104 嵌入式工控机和FPGA 设计一种双CPU 构造的捷联惯性组合导航系统。系统中PC/104 总线构造的嵌入式工控机来担当姿势解算任务，承受FPGA 掌握组合系统的采集模块，并利用其内部资源，设计了双口RAM 模块、串口接口模块等。双CPU
3、 系统使PC104 可以专注于解算，保证了系统的实时性。1 捷联惯性组合导航系统总体方案捷联惯导系统是将加速度计和陀螺仪沿载体坐标系安装，在进展导航参数计算时，需要是导航坐标系中的量。因此应先将 惯件测得的比力和角加速度误差补偿后送入计算机进展实时计算，可以得到将比力从载体坐标系转换到导航坐标系的姿势 矩阵。通过姿势矩阵可以确定载体的姿势信息。姿势矩阵常用的即时修正方法有欧拉角法、方向余弦法和四元数法，设计承受 四元数法。为进展导航解算，选取地理坐标系为导航坐标系，三轴分别指向东向、北向和天向。依据捷联惯性组合导航系统的特点，提出承受PC104 总线嵌入式工控机的捷联惯性组合导航系统的硬件设计
4、方案，系统包括数据采集和数据解算模块。数据采集模块由FPGA 负责掌握A/D 转换将陀螺仪和加速度计输出的模拟信号转换为数字信号。在 FPGA 内部开拓一块存储单元，FPGA 读取A/D 的转换结果存放在内嵌的双口RAM 中。FPGA 通过双口RAM 与PC104 进展实时通信，FPGA 把采集的数据进展处理后送入双口RAM 中，然后发中断信号给 PC104,通知其已经有数据可以处理。PC104 收到中断信号后，将双口RAM 中的数据取走进展处理和解算。FPGA 和PC104 同时工作，提高了系统的运行速度。系统要求数据采样频率为 1kHz,数据解算频率为 100Hz,外加时钟频率为 40MH
5、z。图 1 系统总体框图2 系统硬件设计数据采集局部承受Altera 公司的EP2C35F672,它是Cyclone系列产品之一，一个 LAB 中有 16 个 LE,增加了乘法器模块， 增加了DSP 处理力量。由 33216 个LE 组成，片上有 105 个M4KRAM 块，片内有 35 个 18x18 个硬件乘法器，片上有 4 个PLL, 可以实现多个时钟域。PC104 总线构造嵌入式工控机具有功耗低、单5V 供电、工作温度范围宽、牢靠性高、抗震性好、构造小巧紧凑、浮点运算力量强、运算速度快等显着特点。最适合在嵌入式掌握系统中应用。因此它是开发导航计算机的抱负方案。2.1 数据采集模块数据采
6、集局部由惯性测量元件、GPS 接收机、信号调理局部、A/D 转换电路和FPGA 掌握器等构成。在这局部中，FPGA 主要完成同步产生A/D 转换的时序，数字滤波和存储经A/D 转换后的陀螺和加表的数据。惯性测量元件主要包括3 个加速度计和 3 个陀螺仪，正交安装于坐标系的X 轴、Y 轴和Z 轴，用于供给载体在载体坐标系上的比力和角速度，承受模拟信号输出， 加速度计承受差分输出。由于惯件安装在一个密闭的容器中，受温度影响也比较大，必需采集温度信号对惯件进展补 偿。A/D 转换电路承受TI 公司的A/D 芯片ADS1258,ADS1258 是一个敏捷的、24 位低噪声最优化的、快速的、多通道的、高
7、区分率的模拟/数字转换芯片。24 位的精度是 0.00000006,其理论值较 16 位A/D 有较大的提高。依据芯片资料，ADS1258 中的转换器可以供给最大 23.7ksample/s 的通道扫描速度，可以在700s的时间里完成一个完整的16 通道扫描。模拟电压输入范围为2.5V。数据采集局部的功能之一是将加速度计和陀螺仪输出的模拟信号转换为数字信号，并将这一数字信号送入导航计算机。为 提高系统的精度，在A/D 转换前要先将加速度计和陀螺仪输出的信号进展放大，通过减法电路和低通滤波电路进展调理，然后再通过FPGA 掌握AD1258 进展转换。读取转换数据，利用FPGA 内部规律设计FIR
8、 数字滤波器，将处理后的数据送入FPGA 内部的双口RAM,向主CPU 发出数据预备好中断。这些由FPGA 掌握，保证了PC104 实时处理和接收到的数据。用FPGA 这种纯硬件构造实现的数据采集系统比用MCU 等器件用软件掌握的数据采集系统速度快，且简洁修改。采集模块的另一个功能是进展GPS 数据采集。GPS 输出经度、纬度和速度等信息。设计承受Jupitre21GPSOEM 模块， 体积小、重量轻、功耗低，首次定位和重捕获时间短，具有强大的抗干扰、抗遮挡力量。OEM 板的输入、输出格式均按 RS232 串口通信协议，设定为8 个数据位，1 个起始位，1 个停顿位，无奇偶校验。GPS 接收机
9、数据输出通过RS-232 串行口，它信号输出的频率比较低，大约每秒更一次，接收的数据要完成解码才能用于组合系统的修正。本系统用 FPGA 实现 RS232 接口， 用于接收GPS 的数据。图 2 数据采集原理图2.2 导航解算模块导航解算模块是捷联惯性组合导航系统的核心。该局部的功能主要完成姿势矩阵的即时修正、位置姿势信息的求取和卡尔 曼滤波等运算。要求导航计算机对浮点数据的处理力量强，并且整个导航计算中涉及大量的矩阵计算，运算量较大。PC104 承受中断机制工作，需要处理FPGA 数据预备好中断恳求、导航计算、滤波计算。2.3 FPGA 和 PC104 之间的通信设计承受两个掌握器构造，PC
10、104 要进展导航解算，就要将FPGA 采集处理后的数据接收。假设通过FIFO 来传递数据，由于 FIFO 的先进先出原则，则存在一个承受频率和解算速率的协作问题。而系统又要求较好的实时性，即每次要进展解算都能马上得到最的实时数据。双口 RAM 方式无论是通信速率还是硬件实现的难易程度上都是处理器问高速通信的最正确选择。系统承受双口RAM 实现FPGA 和 PC104 之间的数据共享。双口RAM 存储器具有两套独立的读写掌握线、地址线和数据线。可以自由访问，互不干扰。用FPGA 实现双口RAM 的功能可以较好地解决并行性和速度问题，而且其敏捷的可配置特性使得基于FPGA 的双口RAM 易于进展
11、修改、测试及系统升级， 可降低设计本钱，缩短开发周期，减小了导航计算机的体积。因此本设计直接承受FPGA 构建双口RAM,同时进展读写操作掌握。PC104 总线上的I/O 地址范围为 0000HFFFFH,选取地址段 0200H027FH 作为双口RAM 的地址段，共 128 个地址单元。FPGA 与 PC104 引脚电平不同，FPGA 的I/O 口供电电压为 3.3V,PC104 的总线为 5VTTL 电平。因此，为使系统安全稳定地工作，需要一个电平转换器件。在PC104 和 FPGA 之间使用起电平转换作用的CPLD,同时由它产生地址译码电路。图 3PC104 和 FPGA 信号连接图3
12、软件设计软件设计以满足导航参数解算为主，采集模拟的惯性测量器件及GPS 数据，通过双CPU 之间的软硬件形成呼叫和应答机制。由FPGA 负责加速度计和陀螺仪输出信息的采集及数据处理，承受FPGA 接收读取GPS 的数据；PC/104 工控机负责对FPGA 采集到的数据进展解算。对掌握采样及数据处理模块的软件设计主要是掌握A/D 转换，构建内部存储器、数字滤波器和串行接口等，承受硬件描述语言 VerilogHDL.组合系统的解算由PC104 完成，对 PC104 的软件设计承受C 语言在DOS 系统下在 TurboC 中编写，导航解算应有不同的解算周期。因此，导航计算机系统软件设计分为FPGA
13、软件和PC/104 主控系统软件两局部。图 4 组合导航系统软件流程图3.1 FPGA 软件设计FPGA 是依据主CPU 的指令来执行对加速度计的数据采集和数据处理任务，然后将预处理的结果写入双端口RAM,供PC/104 使用。FPGA 内部的规律块包括时钟、A/D 掌握器、数字滤波器、双口RAM、接口单元等。数字滤波器的设计直接承受设计好的FIR 滤波器的IP 核。通过VerilogHDL 语言对双口RAM 的描述可以在FPGA 内部实现双口RAM,并且进展读写掌握。双口 RAM 在使用上需要留意的问题就是，可能会发生共享冲突，消灭写入值和读出值消灭混乱的状态。设计承受文献的方法设计双口RA
14、M 冲突解决方案。在 FPGA 内部实现一个串口模块，承受GPS 接收机默认的 4800bits-1,首先将系统的 40MHz 时钟进展分频，一般对数据进展过采样，以便正确接收GPS 接收机的数据。取过采样频率为波特率的8 倍。有了 48008Hz 的频率之后，进展串并转换。为防止毛刺信号被误认为是起始信号，定义一个2 位的计数器进展推断起始位4 次。接着用状态机实现对起始位、数据和停顿 位的检测，就可进展数据的接收。通过VerilogHDL 语言编写接收GPS 数据程序，承受状态机方法检测 GPS 数据起始符，本系统承受$GPRMC,UTC 时间，A,纬度信息，N,经度信息，E,速度信息，2
15、89.0,020710,10.3,W5B 协议，本系统只用位置和速度信息对捷联惯导系统进展校正。接收到的GPS 数据为对应ASCII 值的二进制数。3.2 PC104 软件设计数据解算承受PC104 为核心处理器。采集的陀螺和加速度计的信息经过误差补偿后，将陀螺仪测量的角速度数据进展解算， 得到姿势矩阵，再用姿势矩阵将沿载体坐标系的加速度测量的比力信息转换到导航坐标系上，进展积分运算，同时依据姿势矩阵中的元素可以解算出姿势角信息。再用GPS 测量得到的位置、速度信息和捷联惯导系统解算得到的位置、速度的差值作为观测量，通过卡尔曼滤波，修正导航系统的参数，为惯性元件供给误差修正，以提高导航精度。将
16、得到的位置、速度、姿势等信 息输出，进展掌握载体。PC104 对双口RAM 的端口地址读/写操作的函数为inportintprotid和outportintportid,intvalue， protid 为端口地址，value 为要发送数据。图 5 双口RAM 的 RTL 图4 完毕语文中以PC104 为核心处理器，辅以 FPGA 掌握采集和A/D 转换，形成双 CPU 协作模式，通过双口 RAM 进展通信，主 CPU 可以认真进展导航计算，避开了因数据采集工作而降低效率。双CPU 并行工作，相互协作，大大地提高了系统的整体效率。系 统体积小、精度高、构造简洁、功耗小。将导航参数通过串口输出，
17、可应用于船舶、车辆、飞机等，能满足导航和定位的要求。北京至福州货运专线 北京到上海物流专线 北京到南京物流专线 :/sumin2023.jdol .cn/小口径膛线无缝钢管gcr15 轴承钢管 轴承钢管生产厂 :/gujiancong.jdol .cn/KCB 齿轮泵厂家 RY 导热油泵 LQB 沥青保湿泵 :/llofzz.jdol .cn/有载调压电力变压器 高出力变压器 非晶合金变压器 :/clhtdq.jdol .cn/电动二通阀汽水分别器 缓闭式止回阀 :/zgzcvjdzx.jdol .cn/杭州电焊机价格 杭州螺杆空气压缩机 杭州等离子切割机报价 :/hzjuba1688.jdol .cn/公交刷卡机 手持刷卡机 手持收费机 :/cardlan126.jdol .cn/微机监控电机保护器 电机缺相保护器 电机微机保护器 :/cngydz.jdol .cn/